第五章 时序逻辑电路

1本章的重点：1．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法；2．同步时序逻辑电路的分析方法和设计方法；3．常用的中规模集成时序逻辑电路器件的应用。本章的难点：本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是第八章中使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知识。第五章时序逻辑电路2第五章时序逻辑电路第一节概述一、定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。结构上的特点：1.必须包含存储器，通常还包含组合电路；2.存储器的输出状态必须反馈到组合电路的输入端。CPaibici-1(Q)sici(D)0a0b00s0c01a1b1c0s1c12a2b2c1s2c2…由此可归纳出时序电路的框图：3二、时序电路的框图外部输入外部输出原状态:qn1qnl…新状态：qn11qnl1…三、描述其逻辑功能的方程组驱动方程状态变量输出方程状态方程状态用qlq1表示。4四、时序电路的分类同步时序逻辑电路：电路中所有触发器状态的变化都在同一时钟信号的同一边沿发生。异步时序逻辑电路：不满足同步时序逻辑电路的条件。•不在同一时钟边沿翻转；•没有时钟信号。按输出信号的特点分，可分为米利型（Mealy）和穆尔型（Moore）两种。米利型：输出信号与电路的状态和输入变量都有关。穆尔型：输出信号只取决于电路的状态。（电路可能没有输入信号）。按电路中触发器的动作特点可分为：同步时序逻辑电路；异步时序逻辑电路。5五、本章重点•时序电路的分析；•时序电路的设计；•常用电路。包括同步和异步时序电路，以同步电路为重点只要求同步电路的设计；包括计数器和串行数据检测器包括寄存器和计数器6第二节同步时序电路的分析方法例1：分析七进制递增计数器。要求：解：分析：必须求出三组方程:输出方程、驱动方程、状态方程。第1步：求驱动方程和输出方程J1=Q3Q2K1=1J2=Q1K2=Q1Q3J3=Q2Q1K3=Q2驱动方程输出方程:Y=Q3Q2逻辑图逻辑功能7第2步：求状态方程方法：将驱动方程代入所用触发器的特性方程。Qn+1=JQn+KQnQQQQnnnn12311省略表示原状态的n：QQQQn12311QQQQQQn2312112QQQQQQn3232113为了更直观的描述时序电路的功能，还要引进新的描述方法。如：状态转换表、状态转换图、时序图（波形图）。J1=Q3Q2K1=1J2=Q1K2=Q1Q3J3=Q2Q1K3=Q28第3步：求状态转换表第4步:求状态转换图有时还要画电路的工作波形图，也叫时序图。XQQQQn12311QQQQQQn2312112QQQQQQn3232113注意Q端顺序和X,Y的标法9第5步：求时序图10例2：分析图示有输入信号的时序电路：第1步:驱动方程、输出方程第3步：状态转换表解：第2步：状态方程可称为次态卡诺图11分析：这是一个可控计数器。当A=0时，是加法计数器，其状态由00递增到11，再从00开始；当A=1时，是减法计数器，其状态由11递减到00，再从11开始。第四步：状态转换图12第三节若干常用时序逻辑电路一、寄存器和移位寄存器（一）寄存器功能：寄存二值代码。构成：用各种结构的触发器均可实现。下面分析CC4076的功能：13功能表：置数清零010D01100××00高阻×××1cpENA+ENBLDA+LDBRDQ0Q0保持14（二）移位寄存器功能：存储的代码能够在移位脉冲的作用下依次左移或右移。应用：数据的串行—并行转换、数值运算以及数据处理等。构成：各种主—从结构、边沿结构的触发器。以D触发器最方便。分类：右移、左移、双向。1.右移连接方程：Di=Qi-115连接方程：Di=Qi-12.左移连接方程：Di=Qi+13.双向连接方程：DI=SQI-1+SQI+1S=1右移，S=0左移。164.集成移位寄存器—74LS194A工作模式控制异步清零17（三）扩展与应用•扩展例如:用两片74LS194A连成8位双向移位寄存器。18•应用举例——数值运算Y=8M+2N置数右移19二、计数器（一）同步计数器2.分类：同步、异步；加法（递增）、减法、可逆（加/减）；二进制、二—十进制、任意进制。3.参数：模：一个工作循环包含的状态数。也称为进制。1.二进制计数器——模为二的整数次幂。构成：一般用T触发器。下面以四位二进制加法计数器为例，研究分析方法。而减法和可逆计数器只作一般介绍。1.功能：对输入的时钟脉冲进行计数。按触发器翻转情况分类按计数器中数字增减分类按计数器中数字编码分类20第1步：驱动方程，输出方程C=Q3Q2Q1Q0第2步：状态方程=Q0Q1=Q0Q1Q2第三步：状态转换表见下页。T1=Q0T2=Q0Q1T3=Q0Q1Q2T0=1=Q0Q1Q2Q321Q0n+1=Q0Q1n+1=Q0Q1Q1n+1=Q0Q1Q2Q2n+1=Q0Q1Q2Q3n+1=Q0Q1Q2Q322第4步：状态转换图第5步：时序图Q0为2分频;Q1为4分频；Q2为8分频；Q3和C为16分频。应用：分频器。23•中规模集成4位同步二进制计数器74161同步预置数异步清零工作状态控制数据输入74LS162,74LS163等是同步清零方式24•用T’触发器构成——CC4520特点：通过控制时钟信号的有无来控制触发器的翻转。Q0=1时，CP可通过Q0Q1=1时，CP可通过Q0Q1Q2=1时，CP可通过25•同步二进制减法计数器10ijjiQT同理，也可以用控制时钟信号的方法，用T’触发器来构成。CC14526就是这样一种电路。使用T触发器，控制信号均来自前级的端。Q(i=1,2…n-1)26•二进制加/减计数器（可逆计数器）a.单时钟式（加/减控制式）将加和减计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。电路的时序图请参阅图5.3.18。——74LS191加/减控制端异步置数27b.双时钟式——74LS193异步置数异步清零282.十进制计数器•加法计数器重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。功能：模为十的计数器。C=Q3Q029•状态转换表•状态转换图有效循环无效状态无效状态•由于有十个状态循环，故称为十进制计数器。•由于六个无效状态都可以在时钟信号作用下进入有效循环，故称为可自启动的计数器。30•时序图c0t•74LS1605分频10分频其各输入端的功能与74LS161完全相同。31•减法计数器323.任意进制计数器可用触发器设计；也可用中规模计数器构成——后面将单独介绍。•可逆计数器74LS190是加减控制式.33（二）异步计数器1.二进制计数器•加法计数器Q2Q1Q0000001010011100101110111与同步计数器比，具有如下特点：*电路简单；*速度慢；tpd3常见MSI有：74LS293、74LS393、74HC393——4位；CC4024（7位）、CC4040(12位)、CC4060(14位).特点：当Qi-1有下降沿时，Qi翻转。构成：用T/触发器；CPi=Qi-1CP0=cp34•减法计数器特点：前级端接后级CP端。Q利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。352.十进制计数器以十进制计数器为例介绍异步时序电路的分析方法。特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。第一步：驱动方程，输出方程时钟方程第二步：状态方程CP0=CPCP1=Q0CP2=Q1CP3=Q0C=Q3Q0CP36CP第三步：状态表第四步：状态图37•74LS290简介置9端：S91·S92=1时，状态置为1001(9).置0端：S01·S02=1时，状态置为0000(0).时钟由CP1输入时，为五进制计数器。时钟由CP0输入时，将Q0与CP1相连，为十进制计数器。异步置9端异步置0端二—五—十进制计数器等效为这样38（三）任意计数器的构成方法用状态图解释上述三种方法：——如何用MSI计数器构成任意进制计数器。设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。方法：1.用门（一般为与非门）译出对应状态S1;2.再清零或置数——具体操作分三种情况：(1)用端清零——异步置零法；RDLD(3)用端置数——同步置数法；(2)用端清零——同步置零法；LD异步置零法同步置零法同步置数法LD有的器件端是异步工作的39※MN的情况1.异步置零法——利用端RD例：利用74160构成六进制计数器。(M=6,N=10)若不接Q0和Q3，则状态图中无效状态转换情况有变化。缺点：置零不可靠方法：用与非门译出状态M。此线被切断40•改进电路CPG1Q状态6051可作进位输出特点：用基本RSFF锁存G1门的低电平信号。下面用波形图来说明（忽略74160的延迟时间）低电平时间等于CP高电平时间413.同步置数法——利用端LD方法：译出状态M-1。注意：•若包含状态1001，则C端有进位输出；•若欲译状态1001，则在C端接非门即可。2.同步置零法——利用端LD译4置9142※若MN如何处理•两级间连接方法方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。1.并行进位法——同步工作方式注意此处连接方式432.串行进位法——异步工作方式注意非门的使用44•用RD端整体置零译码的状态仍为MG1、G2门均可作为进位输出•用LD端整体置数例如：29进制计数器。仍为29进制计数器（置0法）45•用M=M1*M2级联的方法M1=10，M2=6,M=60。注意两种进位方式。146（四）移位寄存器型计数器1.环形计数器以移位寄存器为基础，通过修改反馈逻辑，构成计数器。0001100001000010001110011100011001111011110111100101101000001111主循环主循环1.模等于触发器个数，即N=n。2.不需译码。3.不能自起动。特点：47•解决自启动的方法：或非门的输入不包括最右面触发器Q端。482.扭环形计数器特点：1.模等于触发器个数的2倍------N=2n；2.不能自启动；3.需要译码，但电路简单，且无竞争冒险。有效循环无效循环49解决自启动的方法：在D0驱动方程中或一个与项，使有效循环保持、无效循环被切断：D0=Q3+P.Q0n+1=Q3+Q1Q2有效循环无效循环P=Q0Q1Q2Q31110101110010010010110100Q0Q1Q2Q3P=Q1Q2K图中空格代表约束项。Q0n+1K图可用约束项化简P式=Q3Q1Q25010110110010110100Q0Q1Q2Q3•译码方法Y0=Q0Q3以0000状态为例：同理：Y1=Q0Q1Y2=Q1Q2Y3=Q2Q3Y4=Q0Q3Y5=Q0Q1Y6=Q1Q2Y7=Q2Q30000状态（译码为Y0）的K图51第四节同步时序逻辑电路的设计方法一、设计的步骤：任务：功能逻辑图逻辑图驱动方程输出方程状态方程状态转换表状态转换图第一步第二步第三步第四步我们以图示电路为例，由后向前推出设计必要的步骤：Qn+1=JQn+KQn52二、设计举例1.计数器设计例1:设计同步13进制加法计数器。第一步：状态图计数器的状态图可直接画出。但要事先约定好编码。13进制计数器有13个状态循环，可采用4位编码:01110000100010000110010000101001100010000100101010010110000011001第二步：状态方程，输出方程要借助次态卡诺图来求状态方程；而输出方程则很容易求出。1011010010110100Q3Q2Q1Q00111000100100100001101010110100000001001101011001