您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > 微机原理 并行通信和接口技术 思考题 答案 (ZDB)
1串行通信和接口技术1.并行通信和串行通信各有什么优缺点?2.在输入过程和输出过程中,并行接口分别起什么作用?3.8255A的3个端口在使用时有什么差别?4.当数据从8255A的端口C往数据总线上读出时,8255A的几个控制信号CS、A1、A0、RD、WR分别是什么?5.8255A的方式选择控制字和置1/置0控制字都是写入控制端口的,那么,它们是由什么来区分的?6.8255A有哪几种工作方式?对这些工作方式有什么规定?7.对8255A设置工作方式,8255A的控制口地址为00C6H。要求端口A工作在方式1,输入;端口B工作在方式0,输出;端口C的高4位配合端口A工作;低4位为输入。8.设8255A的4个端口地址为00C0H,00C2H,00C4H,00C6H,要求用置0/置1方式对PC6置1,对PC4置0。9.8255A在方式0时,如进行读操作,CPU和8255A分别要发什么信号?对这引起信号有什么要求?据此画出8255A方式0的输入时序。10.8255A在方式0时,如进行写操作,CPU和8255A分别要发什么信号?画出这些信号之间的时序关系。11.8255A的方式0一般使用在什么场合?在方式0时,如要使用应答信号进行联络,应该怎么办?12.8255A的方式1有什么特点?参考教材中的说明,用控制字设定8255A的A口工作于方式1,并作为输入口;B口工作于方式1,半作为输入口,用文字说明各个控制信号和时序关系。假定8255A的端口地址为00C0H,00C2H,00C4H,00C6H。13.8255A的方式2用在什么场合?说明端口A工作于方式2时各信号之间的时序关系。14.在并行接口中为什么要对输入/输出(特别是输出)数据进行锁存?在什么情况下可以不锁存?15.并行接口电路中为什么要寄存外设的状态?你能举出两个例子说明寄存状态的必要性吗?16.根据PC总线的特点,给一个并行接口设计一个译码器,并行口占用的I/O端口地址为4F0~4F3H。17.请用8255设计一个无条件传送的输出接口,要求它的输出控制八个LED(发光二极管),使按照输出数据点亮各LED。(注:发光二极管的阳极接+V,阴极接地,则亮;若两级同电位,则不亮)18.74LS244也可以用简单的并行接口电路,请查手册找出该芯片的引脚结构,然后完成上题提出的任务。请问,与8212相比接口有何区别?19.8255A的方式0和方式1在功能上有什么区别?在什么情况下使用方式1?20.试说明方式1输出时的工作过程。21.假定8255A的地址为1F0~1F3H,A口用作方式1输入,请对它作初始化的编程。22.利用8255A检测外部八个开关量的情况,根据开关量输出两个独立的控制信号,请设计基本的逻辑电路,并对8255A进行初始化编程。23.试用8255A设计一个并行接口,实现主机与打印机的连接,打印机读入数据时需要有一个DS信号选通,接收了一个信号给出一个ACK回答。设并行口地址为1C0~1C3H。24.请说明串行传输的主要特点,并说明串行传输与并行传输各适合在什么场合下使用。26.1并行通信和串行通信各有什么优缺点?答:并行通信的优点是信息实际传输速度快,信息率高。缺点是需多条通信线。串行通信的优点是只用1至2条通信线,但信息传输速度较慢。6.2在输入过程和输出过程中,并行接口分别起什么作用?答:简单说,并行接口只起着桥梁和联络的作用。具体如下:①输入过程:外设将数据送给接口,并使状态线“输出准备好”成为高电平。接口把数据接收到数据输入缓冲寄存器的同时,使“数据输入回答”线变为高电平,作为对外设的响应。外设接到此信号,便撤消数据和“数据输入准备好”信号。数据到达接口后,接口便在状态寄存器中设置“输入准备好”状态位,并发中断请求,CPU可用查询方式或中断方式来设法读取接口中的数据。CPU读取数据后,接口会自动清除状态寄存器中的“输入准备好”位,并使数据总线处于高组状态。此后又可以开始下一个输入过程。②输出过程:当外设从接口取走一个数据后,接口就会将状态寄存器中的“输出准备好”状态位置1,并发中断请求,以表示CPU当前可以通过查询方式或中断方式往接口中输出数据。当CPU输出的数据到达接口的输出缓冲器中后,接口会自动清除“输出准备好”状态位,并将数据送往外设,同时,接口往外设发送一个“驱动信号”来启动外设接收数据。外设被启动后,开始接收数据,并往接口发一个“数据输出回答”信号。接口收到此信号,便将状态寄存器中的“输出准备好”状态位重新置1,以便CPU输出下一个数据。6.38255A的三个端口在使用时有什么差别?答:端口A和端口B常常作为独立的输入端口或者输出端口,端口C则配合端口A和端口B工作。6.4当数据从8255A的端口C往数据总线上读出时,8255A的几个控制信号CS、A1、A0、RD、WR分别是什么电平?答:CS=0、A1=1、A0=0、RD=0、WR=1。“0”为低电平,“1”为高电平。6.58255A的方式选择控制字和置1/置0控制字都是写入控制端口的,那么,它们是由什么来区分的?答:由最高位D7位来区分。D7=1时为方式选择控制字,D7=0时为端口C置1/置0控制字。6.68255A有哪几种工作方式?对这些工作方式有什么规定?答:1.8255A有三种工作方式:方式0、方式1、方式2。2.端口A可以工作于方式0、方式1、方式2;端口B可以工作于方式0、方式1;端口C只能工作于方式0或者配合端口A和端口B工作。6.7对8255A设置工作方式,8255A的控制口地址为00C6H。要求端口A工作在方式1,输入;端口B工作在方式0,输出;端口C的高4位配合端口A工作;低4位为输入。答:MOVDX,00C6HMOVAL,0B1H;取方式选择控制字为B1H(10110001B)或B9HOUTDX,AL6.8设8255A的4个端口地址为00C0H,00C2H,00C4H,00C6H,要求用置1/置0方式对PC6置1,对PC4置0。答:MOVDX,00C6H3MOVAL,0DH;对PC6置1的控制字为0DHOUTDX,ALMOVAL,08H;对PC4置0的控制字为08HOUTDX,AL6.98255A在方式0时,如进行读操作,CPU和8255A分别要发什么信号?对这些信号有什么要求?据此画出8255A方式0的输入时序。答:1.CPU要发RD、CS、A2、A1四个信号,8255A要发数据信号D7~D0。2.对信号的要求如下:①CPU在发出读信号前,先发出地址信号。且在整个读出期间,地址信号保持有效。②输入数据必须保持到读信号结束后才消失。③要求读脉冲的宽度至少为300ns。3.8255A方式0的输入时序见书256页图6.24所示。6.108255A在方式0时,如进行写操作,CPU和8255A分别要发什么信号?画出这些信号之间的时序关系。答:1.CPU要发WR、CS、A2、A1控制和地址信号及D7~D0数据信号,8255A输出数据到外设。2.8255A方式0的输出时序见书257页图6.25所示。6.118255A的方式0一般使用在什么场合?在方式0时,如要使用应答信号进行联络,应该怎么办?答:1.方式0一般使用在同步传送和查询式传送中。2.将端口A和端口B作为数据端口,把端口C的4个数位规定为输出口,用来输出一些控制信号,而把端口C的另外4位规定为输入口,用来读入外设的状态。6.128255A的方式1有什么特点?参考教材中的说明,用控制字设定8255A的A口工作于方式1,并作为输入口;B口工作于方式1,并作为输出口,用文字说明各个控制信号和时序关系。假定8255A的端口地址为00C0H,00C2H,00C4H,00C6H答:1.方式1有如下特点:①端口A和端口B可分别作为两个数据口工作于方式1,并且任何一个端口可作为输入或输出口。②若只有一个端口工作于方式1,则端口C有三位被规定配合其工作,其余共13位可工作于方式0。③若两个端口都工作于方式1,则端口C有6位被规定配合其工作,端口C所剩2位仍可作为输入或输出。2.控制字为10110100B=B4H。MOVDX,00C6HMOVAL,0B4H;取方式选择控制字为B4H(10110100B)OUTDX,AL3.方式1输入口A口的各个控制信号和时序关系如下:①当外设来的输入数据出现之后,ASTB接着就到,其宽度至少要求为500ns。②过tSTB时间后,IBFA有效,它可供CPU查询,为CPU工作于查询方式提供了条件。③ASTB结束后,过tSIT时间,便会发出INTRA,为CPU工作于中断方式输入数据提供了条件。④当CPU发出的RD有效后,过tRIT时间,INTRA被清除。在RD结束之后,数据已经读到CPU的寄存器中,经过tRIB时间,IBFA变低,从而可开始下4一个数据输入过程。4.方式1输出口B口的各个控制信号和时序关系如下:①方式1的输出端口一般用于中断方式与CPU相联系。CPU响应中断后,便往8255A输出数据,并发出WR。WR的上升沿一方面清除中断请求信号INTRB,表示CPU响应了中断;另一方面,使BOBF有效,通知外设接收数据。②在CPU发出WR后的tWB时间后,数据就出现在端口的输出缓冲器中。当外设接收数据后,发一个BACK信号。一方面使BOBF无效,表示数据已经取走,当前输出缓冲区为空;另一方面,又使INTRB有效,申请中断,从而可以开始一个新的输出过程。6.138255A的方式2用在什么场合?说明端口A工作于方式2时各信号之间的时序关系。答:1.方式2应用于分时工作的双向外设(输入输出设备)的连接。2.端口A工作于方式2时各信号之间的时序关系如下:①对于方式2的输出过程:CPU响应中断,并往8255A输出一个数据,并使WR有效。WR一方面清除INTRA信号,另一方面使AOBF有效。外设收到AOBF后,发出AACK信号,使8255A的输出锁存器打开,从而数据便出现在8255A与外设之间的数据连线上。AACK信号也使AOBF信号无效,从而可开始下一个数据传输过程(输入或输出)。②对于方式2的输入过程:当外设往8255A送来数据时,ASTB也一起来到,使数据锁存到8255A的输入锁存器中,从而使IBFA有效。在ASTB结束时,便发出INTRA请求。在CPU响应中断进行读操作时,会使RD有效将数据从8255A读到CPU中,于是IBFA又变为无效,INTRA也被清除。14.在并行接口中为什么要对输入/输出(特别是输出)数据进行锁存?在什么情况下可以不锁存?[解答]因为在并行接口中,数据同时在几条线上进行传输,在输入和输出的过程中,外设和接口之间需要互相通信息,当输入设备送来信息时,接口要将其放入缓冲器,再将其转化为CPU能接收的格式。而当CPU送出数据时,接口也要将其送入缓冲器中,再将其转化为外部设备所需要的信息格式,因此在这些过程中,需要对数据进行锁存。当发生中断请求时,可以不锁存数据。15.并行接口电路中为什么要寄存外设的状态?你能举出两个例子说明寄存状态的必要性吗?[解答]在并行接口电路中,外设将数据送给接口,并且使状态线“数据输入准备好”成为高电平。接口在把数据收到输入缓冲寄存器中的同时,使“数据输入回答”线变为高电平,作为对外设的响应。外设接到这个回答后,就撤除数据和“数据输入准备好”信号。数据到达接口中时,接口会在状态寄存器中设置“输入准备好”状态位,以便CPU对其进行查询,接口也可以在此时向CPU发一个中断请求。同样在输出的过程中,也要用到这些信号。所以说要寄存这些外设的状态,而使CPU和外设能互相通信而协调工作。例如:一个即连接纸带读入机,又连接纸带穿孔机的接口应用两个分开的通路,一个作为输入通路,一个作为输出通路,但输入动作和输出动作并不是同时进行的,那么就需要寄存外设的状态。16.根据PC总线的特点,给一个并行接口设计一个译码器,并行口占用的I/O端口地址为4F0~4F3H。[解答]地址线的A1、A2直接接入并行接口芯片内作片内寻址4个端口地址,其余地址线译码后选04F0H作并行芯片的片选信号。517.请用
本文标题:微机原理 并行通信和接口技术 思考题 答案 (ZDB)
链接地址:https://www.777doc.com/doc-316297 .html