第2章 ARM微处理器硬件结构

第二章ARM微处理器硬件结构嵌入式系统原理与接口技术计算机应用研究所2内容提要ARM存储系统机制ARM处理器结构和技术特征计算机体系结构计算机应用研究所3计算机体系结构计算机中，按内存的组成分两种典型的结构：1.冯·诺依曼结构/普林斯顿结构计算机应用研究所4冯·诺依曼体系结构指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2结构特点：1、指令和数据存储在相同的内存空间，但存储地址不同。2、处理器利用相同的总线处理内存中的指令和数据，指令和数据具有相同的数据宽度，指令与数据无法同时存取。ARM7嵌入式微处理器亦采用此结构计算机应用研究所5哈佛体系结构指令寄存器控制器数据通道输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据结构特点：1、指令存储和数据存储分开，指令和数据分别位于不同的存储空间。2、指令与数据的存取采用不同总线，取指令和存取数据可同时进行，微处理器具有较高的执行效率。数字信号处理器DSP通常采用哈佛结构，ARM9嵌入式微处理器亦采用此结构。计算机应用研究所6第2章ARM微处理器硬件结构12计算机体系结构ARM处理器结构和技术特征ARM存储系统机制3计算机应用研究所7ARMARM公司简介ARM是AdvancedRISCMachines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC（精简指令集）处理器。公司的特点是只设计芯片，而不生产。它将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供服务计算机应用研究所8ARMARM公司简介将技术授权给其它芯片厂商形成各具特色的ARM芯片...计算机应用研究所9ARMFamilyARM7™FamilyARM9™FamilyARM10™FamilyARM11™Family150DMIPS300DMIPS500DMIPS1000DMIPSARMCortex™FamilyARM720TARM1136JARM1176JZARM1026EARM920T/ARM922TARM926EJCortexAApplicationProcessorARM7TDMIARM1156T2ARM1026EARM946ECortexREmbeddedRTControllerARM7TDMIARM966EARM968ECortexMMicro-controllerARMArchitecture计算机应用研究所10ARM处理器的技术优势低能耗：当初刚刚起步的嵌入式应用对运算性能并不苛求，但对芯片的功耗却相当敏感。而相对同时期的其他解决方案，ARM架构的能效比优势非常明显。应用方案非常灵活：由于ARM公司只是提供了一个高效精简的核心，各半导体厂商可根据自身需求进行应用设计，架构灵活简便、扩展力很强。如厂商可为多媒体信号处理加入相关的指令集，或为Java相关的应用加入高效执行单元，或增加3D图形协处理器等等。得到大量的软件支持：包括WindowsCE、Symbian和PalmOS在内的手持设备三种主要操作系统系统都是基于ARM架构所设计。目前，ARM已经牢牢占领手机、PDA以及其他的掌上电子产品市场，这些领域都非常注重软件兼容和设计延续性，ARM在这些领域会继续保持优势。计算机应用研究所11ARM处理器的应用当前主要应用于消费类电子领域；到目前为止，基于ARM技术的微处理器应用约占据了32位嵌入式微处理器75％以上的市场份额全球80%的GSM/3G手机、99%的CDMA手机以及绝大多数PDA产品均采用ARM体系的嵌入式处理器，“掌上计算”相关的所有领域皆为其所主宰。ARM技术正在逐步渗入到我们生活的各个方面。计算机应用研究所12ARM处理器内核微处理器是整个系统的核心，通常由4部分组成：控制部件、算术逻辑部件、寄存器组和内部总线。算术逻辑单元寄存器组控制单元CU微处理器存储器输入输出计算机应用研究所13ARM协处理器接口ARM为了便于片上系统SOC的设计，ARM处理器内核尽可能精简，要增加系统的功能，可以通过协处理器来实现。协处理器接口可以看作ARM内部总线的扩展，ARM处理器内核能通过协处理器指令对协处理器进行操作。在逻辑上，ARM可以扩展16个协处理器，每个协处理器可有16个寄存器。计算机应用研究所14协处理器号功能15系统控制14调试控制器13-8保留7-4用户3-0保留计算机应用研究所15ARM体系结构版本各ARM体系结构版本——V1该版本的ARM体系结构，只有26位的寻址空间，没有商业化，其特点为：基本的数据处理指令（不包括乘法）；字节、字和半字加载/存储指令；具有分支指令，包括在子程序调用中使用的分支和链接指令；在操作系统调用中使用的软件中断指令。计算机应用研究所16ARM体系结构版本各ARM体系结构版本——V2同样为26位寻址空间，现在已经废弃不再使用，它相对V1版本有以下改进：具有乘法和乘加指令；支持协处理器；快速中断模式中的两个以上的分组寄存器；具有原子性加载/存储指令SWP和SWPB。计算机应用研究所17ARM体系结构版本各ARM体系结构版本——V3寻址范围扩展到32位（目前已废弃），具有独立的程序：具有乘法和乘加指令；支持协处理器；快速中断模式中具有的两个以上的分组寄存器；具有原子性加载/存储指令SWP和SWPB。计算机应用研究所18ARM体系结构版本各ARM体系结构版本——V4不在为了与以前的版本兼容而支持26位体系结构，并明确了哪些指令会引起未定义指令异常发生，它相对V3版本作了以下的改进：半字加载/存储指令；字节和半字的加载和符号扩展指令；具有可以转换到Thumb状态的指令（BX）；增加了用户模式寄存器的新的特权处理器模式。计算机应用研究所19ARM体系结构版本各ARM体系结构版本——V5在V4版本的基础上，对现在指令的定义进行了必要的修正，对V4版本的体系结构进行了扩展并并增加了指令，具体如下：改进了ARM/Thumb状态之间的切换效率；E---增强型DSP指令集,包括全部算法操作和16位乘法操作；J----支持新的JAVA,提供字节代码执行的硬件和优化软件加速功能。计算机应用研究所20ARM体系结构版本各ARM体系结构版本——V6V6版架构是2001年发布的，首先在2002年春季发布的ARM11处理器中使用。此架构在V5版基础上增加了以下功能：改进了ARM/Thumb状态之间的切换效率；THUMBTM：35%代码压缩；DSP扩充：高性能定点DSP功能；JazelleTM：Java性能优化，可提高8倍；Media扩充：音/视频性能优化，可提高4倍。计算机应用研究所21ARM体系结构版本各ARM体系结构版本——V7ARMv7定义了3种不同的处理器配置（processorprofiles）:ProfileA是面向复杂、基于虚拟内存的OS和应用的ProfileR是针对实时系统的；ProfileM是针对低成本应用的优化的微控制器的。所有ARMv7profiles实现Thumb-2技术，同时还包括了NEON™技术的扩展提高DSP和多媒体处理吞吐量400％，并提供浮点支持以满足下一代3D图形和游戏以及传统嵌入式控制应用的需要。计算机应用研究所22ARM处理器的分类结构体系版本（Architecture）ARMv4TARMv5TEARMv6ARMCortex(v7)ProcessorFamilyARM7ARM9ARM10ARM11ARMCortex计算机应用研究所23ARM各系列处理器ARM公司开发了很多系列的ARM处理器核，目前最新的系列已经是ARM11了，而ARM6核以及更早的系列已经很罕见了。目前应用比较广泛的系列是：ARM7ARM9ARM9EARM10ARM11SecurCoreCortexXscale计算机应用研究所24ARM7ARM7微处理器系列特点：冯诺伊曼体系结构；ARMTDMI是目前应用最广的微处理器核;ARM720T带有MMU和8KB的指令数据混合cache；ARM7EJ-执行ARMv5TEJ指令，5级流水线，提供Java加速指令，没有存储器保护。计算机应用研究所25ALEA[31:0]ABEnENOUTnENINDBED[31:0]扫描控制指令译码和逻辑控制DBGRQIBREAKPTIDBGACKECLKnEXECISYNCBL[3:0]APEMCLKnWAITnRWMAS[1:0]nIRQnFIQnRESETABORTnTRANSnMRREQnOPCSEQLOCKnCPICPACPBnM[4:0]TBETBITHIGHZ指令流水线读数据寄存器Thumb指令控制器写数据寄存器PC总线A总线桶形移位器32X8乘法器寄存器组(31x32位寄存器)(6状态寄存器)地址寄存器B总线地址增量器增量器总线ALU总线32位ALU计算机应用研究所26ARM7TDMIMCLKnWAITECLKnIRQnFIQISYNCnRESETBUSENHIGHZnHIGHZBIGENOnENINnENOUTnENOUTIABEALEAPEDBETBEBUSDISECAPALKDBGRQBREAKPTDBGACKnEXECEXTERN1EXTERN0DBGENRANGEOUT0RANGEOUT1DBGRQICOMMRXCOMMTXINSTRVALIDDOUT[31:0]D[31:0]DIN[31:0]nMREQSEQnRWMAS[1:0]BL[3:0]LOCKnTRANSABORTVDDVSSnOPCnCPICPACPBTCKTMSTDInTRSTTDOnTRSTTDOTAPSM[3:0]IR[3:0]nTDOENTCK1TCK2SCREG[3:0]nM[4:0]TBITA[31:0]11边界扫描边界扫描控制信号处理器模式处理器状态存储器接口存储器管理接口电源协处理接口调试总线控制中断时钟和定时计算机应用研究所27ARM7TDIM部分信号解释APE(addresspipelineenable)ALE(addresslatchenable)ABE(addressbusenable)LOCK(lockedoperation)MCLK(memoryclockinput)nWAIT(notwait)ECLK(externalclockoutput)nRESET(notreset)nRW(notread/write)nMREQ(notmemoryrequest)计算机应用研究所28APE信号APE(addresspipelineenable)选择地址总线、LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号是操作在流水线方式(APE为高)还是非流水线方式(APE为低)。计算机应用研究所29ALE信号ALE(addresslatchenable)提供这个信号用以与以前的ARM处理器兼容。对于新设计，若需要地址重新定义时，ARM公司则推荐使用APE，并将ALE接高。当该信号为低时，锁存地址总线、LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号。这可允许这些地址信号在整个存储器访问周期内都有效。例如，当与ROM接口时，在数据被读出之前地址必须一直有效。计算机应用研究所30ABE信号ABE(addressbusenable)该引脚信号为高时，地址总线有效。当它为低时禁止总线驱动，使地址总线进入高阻状态。也用同样的方法控制LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号。若系统没有要求，则禁止地址驱动，ABE必须接高。计算机应用研究所31LOCK信号LOCK(lockedoperation)一个受APE、ALE和ABE控制的信号。LOCK用于向仲裁器指示总线上正在进行原子性(atomic)操作。当处理器执行一个锁定内存区访问时为高，则表明正在执行SWP和SWPB指令。此信号