半导体工艺基础 第十章

第十章集成技术（微细加工技术）西南科技大学2013.4.16第1节微电子制造引论1.1主要内容大规模集成电路的制造技术涉及面极广，具有“大科学”的性质，其发展依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。1.2制造技术在集成电路发展中的作用一、集成电路发展简史58年，锗IC59年，硅IC61年，SSI（10~100个元件/芯片），RTL62年，MOSIC，TTL，ECL63年，CMOSIC64年，线性IC65年，MSI（100~3000个元件/芯片）69年，CCD70年，LSI（3000~10万个元件/芯片），1KDRAM71年，8位MPUIC，400472年，4KDRAM，I2LIC77年，VLSI（10万~300万个元件/芯片），64KDRAM，16位MPU80年，256KDRAM，2m84年，1MDRAM，1m85年，32位MPU，M6802086年，ULSI（300万~10亿个元件/芯片），4MDRAM(8×106,91mm2,0.8m,150mm)，于89年开始商业化生产，95年达到生产顶峰。主要工艺技术：g线（436nm）步进光刻机、1：10投影曝光、负性胶正性胶、各向异性干法腐蚀、LOCOS元件隔离技术、LDD结构、浅结注入、薄栅绝缘层、多晶硅或难熔金属硅化物、多层薄膜工艺等。88年，16MDRAM（3×107,135mm2,0.5m,200mm），于92年开始商业化生产，97年达到生产顶峰。主要工艺技术：i线（365nm）步进光刻机、选择CVD工艺、多晶硅化物、难熔金属硅化物多层布线、接触埋入、化学机械抛光（CMP）工艺等。91年，64MDRAM（1.4×108,198mm2,0.35m,200mm），于94年开始商业化生产，99年达到生产顶峰。主要工艺技术：i线步进光刻机、相移掩模技术、低温平面化工艺、全干法低损伤刻蚀、加大存储电容工艺、增强型隔离、RTP/RTA工艺、高性能浅结、CMP工艺、生产现场粒子监控工艺等。92年，256MDRAM（5.6×108,400mm2,0.25m,200mm），于98年开始商业化生产，2002年达到生产顶峰。主要工艺技术：准分子激光（248nm）步进光刻机、相移掩模技术、无机真空兼容全干法光刻胶、0.1m浅结、低温工艺和全平坦化工艺、CVDAl、Cu金属工艺、生产全面自动化等。95年，GSI（10亿个元件/芯片），1GDRAM（2.2×109,700mm2,0.18m,200mm），2000年开始商业化生产，2004年达到生产顶峰。主要工艺技术：X射线光刻机、超浅结（0.05m）、高介电常数铁电介质工艺、SiC异质结工艺、现场真空连接工艺、实时控制工艺的全面自动化等。97年，4GDRAM（8.8×109,986mm2,0.13m,300mm），2003年进入商业化生产。二、集成电路的发展规律集成电路工业发展的一个重要规律即所谓摩尔定律。Intel公司的创始人之一戈登·摩尔先生在1965年4月19日发表于《电子学杂志》上的文章中提出，集成电路的能力将每年翻一番。1975年，他对此提法做了修正，称集成电路的能力将每两年翻一番。摩尔定律现在的表达是：在价格不变的情况下，集成电路芯片上的晶体管数量每18个月翻一番，即每3年乘以4。集成电路工业发展的另一些规律为建立一个芯片厂的造价也是每3年乘以4；线条宽度每6年下降一半；芯片上每个器件的价格每年下降30%~40%；晶片直径的变化：60年：0.5英寸，65年：1英寸，70年：2英寸，75年：3英寸，80年：4英寸，90年：6英寸，95年：8英寸（200mm），2000年：12英寸（300mm）。三、集成电路的发展展望目标：集成度、可靠性、速度、功耗、成本努力方向：线宽、晶片直径、设计技术199219951998200120042007比特/芯片16M64M256M1G4G16G特征尺寸（μm）0.50.350.250.180.120.07晶片直径（mm）200200200~400200~400200~400200~400美国1992~2007年半导体技术发展规划美国1997~2012年半导体技术发展规划（p.153，表7.1）1997199920012003200620092012比特/芯片256M1G4G16G64G256G特征尺寸（μm）0.250.180.150.130.10.070.05晶片直径（mm）200300300300300450450我国国防科工委对世界硅微电子技术发展的预测200020102020集成度1G64G256G特征尺寸（μm）0.180.10~0.070.05~0.01晶片直径（mm）300400450可以看出，专家们认为，至少在未来10年内，IC的发展仍将遵循摩尔定律，即集成度每3年乘以4，而线宽则是每6年下降一半。硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了2000多亿美元的半导体市场的95%以上。大规模集成电路发展的几个趋势:1、单片系统集成（SOC）2、整硅片集成（WSI）3、半定制电路的设计方法4、微电子机械系统（MEMS）5、真空微电子技术四、集成电路发展面临的问题1、基本限制如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足ES4kT=1.65×10-20J。当沟道长度为0.1m时，开关能量约为5×10-18J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，但现在的最小加工单位远远大于这个数值。2、器件与工艺限制3、材料限制硅材料较低的迁移率将是影响IC发展的一个重要障碍。4、其他限制包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。截止到2003年底，已投产的5、6、8、12英寸集成电路芯片生产线共有18条，芯片生产线的总投资额约100亿美元。其中：12英寸线1条、产能约为2万片/月；8英寸线6条、总产能约为23万片/月；6英寸线5条、总产能约为18万片/月；5英寸线6条、总产能约为13万片/月，包括3、4英寸生产线在内的制造企业共有56家。1.3国内集成电路工艺技术现状1.4大规模集成电路制造的基本工艺流程器件设计芯片制造封装电路设计材料制备CrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）纵向加工：掺杂（扩散、离子注入），薄膜制备（热氧化、蒸发、溅射、CVD等）芯片制造涂光刻胶（正）选择曝光热氧化SiO2一、PN结的制造工艺流程去胶掺杂显影（第1次图形转移）刻蚀（第2次图形转移）NP蒸发镀Al膜光刻Al电极CVD淀积SiO2膜光刻引线孔二、典型的双极型集成电路工艺流程衬底制备热氧化隐埋层光刻隐埋层扩散外延淀积热氧化隔离光刻隔离扩散热氧化基区光刻基区扩散再分布及氧化发射区光刻（背面掺金）发射区扩散再分布及氧化接触孔光刻铝淀积反刻铝铝合金淀积钝化层压焊块光刻中测1、衬底选择选用P型衬底，为提高隔离结的击穿电压同时也不使外延层在后续工艺中下推太多，sub选为10.cm，晶向为（111）。杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为As。2、第1次光刻与N+隐埋层扩散设计参数包括外延层厚度Tepi和epi。为了使CTC小，击穿电压BVCBO高，以及在以后的热处理过程中外延层下推的距离小，epi应选得高一些；为了使集电极串联电阻rCS小及饱和电压VCES小，又希望epi低一些。这两者是矛盾的，需加以折衷。对于模拟电路而言，主要考虑工作电压。工作电压越高，epi也应选得越高，相应Tepi也较大，一般模拟电路的外延层电阻率epi=0.5~5.cm，厚度Tepi=7~17m。3、外延层淀积对于TTL电路来说，电源电压VCC=5V，所以对BVCBO的要求不高，但对rCS的要求较高，所以可选epi=0.2.cm，相应的厚度也较小，Tepi=3~7m；4、第2次光刻与P+隔离扩散在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。隔离方法有：反偏PN结隔离、介质隔离、PN结-介质混合隔离等。各种隔离方法均有其优缺点。其中，PN结隔离工艺简单，是最常用的隔离方法。PN结隔离的扩散温度高（1150℃），扩散时间长（2~3h），结深达5~7m。此工艺为标准隐埋集电极隔离工艺。在集成电路中，P型衬底接最负电位，以使隔离结处于反偏，达到各岛间电绝缘的目的。5、第3次光刻与P型基区扩散决定NPN管的基区及扩散电阻的图形。6、第4次光刻与N+发射区扩散包括集电极接触孔光刻与N+扩散，以减小接触电阻。7、第5次光刻（引线接触孔光刻）8、第6次光刻（金属化连线光刻）9、钝化—采用等离子增强化学汽相淀积（PECVD）Si3N4钝化膜，一般淀积温度300℃。10、第7次光刻（开压焊孔）11、引线压焊、封装及测试。从上述芯片制造工艺过程可以看到，共进行了7次光刻，需要7块掩膜版。典型的集成电路制造工艺需要15~20块不同的掩膜版，某些BiCOM工艺更需要28块掩膜版。此外，还要涉及到氧化、外延、离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工艺技术，就掌握了制造集成电路的基本技术。SGD三、N沟道硅栅MOSFET剖面图PNN四、CMOS结构剖面图