第四章 主存储器

计算机学院《计算机组成与结构》——本科生课程教学计算机学院计算机组成与结构本课程主要讲授计算机系统的硬件和软件构成方法，包括硬件系统中运算器、控制器、存储器、输入设备和输出设备和总线系统的构成原理等；并与当代先进的计算机技术相结合。是计算机科学与技术本科专业核心课程。本课程着重计算机系统组成与结构方面的教学和研究。计算机结构定义为系统程序员所能见到的计算机硬件特性；计算机组成是指计算机硬件的具体实现。计算机学院第四章主存储器主存储器的概述主存储器的基本操作随机存储器RAM只读存储器ROM主存储器的组成与控制多体交叉存储器计算机学院4.1主存储器的概述一、存储器的基本概念存储器的基本功能：存、取和记忆数据。存储器是计算机中用于完成记忆功能的设备和器件。存储器具有按给定地址进行写入/读出信息，并能长期保存信息的功能。计算机学院4.1主存储器的概述二、存储器的主要性能1、容量：存储器中能够存放的最大信息量。基本度量单位为字节(Byte)。例如，1024×8(1KB)，2048×8(2KB)，4096×8(4KB)；Byte，KB，MB，GB，TB，PB(它们之间的进率为)2、存储周期：存储器从接收到读/写命令开始，直到完成读数/写数操作的时间称为存储周期；一般微机的存储周期是100－200ns或几十ns。3、可靠性：用故障平均间隔时间来衡量。4、功耗及设备量：越小(少)越好。310MT计算机学院4.1主存储器的概述若主存按字编址，即每个存储单元存放一个字，字长超过8位，则存储容量用单元数×位数来描述。例1某计算机的字长16位，它的存储容量是64KW，若按字节编址，那么它的存储容量可表示成128KB。例2机器字长32位，其存储容量为4MB，若按字编址，那么它的存储容量可表示成1MW。计算机学院4.1主存储器的概述三、主存储器的地位主存储器处于计算机系统的中心地位当前执行的程序和数据均存放在主存储器中，CPU直接从主存储器区指令和数据多处理机利用主存储器存储共享数据I/O设备利用主存储器实现DMA数据传输计算机学院4.1主存储器的概述四、主存储器的分类ROM(不可改写ROM)ROM(只读存储器)PROM(一次可改写ROM)EPROM(多次可改写ROM)主存储器E2PROM(多次电可改写ROM)flashmemory(快擦型存储器)SRAM(静态存储器)RAM(随机存储器)DRAM(动态存储器)计算机学院4.2主存储器的基本操作主存储器与CPU的联系结构框图（参见教材P107图4.1）。主存储器的基本操作如下：（1）读操作地址→AR，CPU发读命令，则：M（AR）→DR，存储器发ready命令。（2）写操作地址→AR，数据→DR，CPU发写命令，则DR→M（AR），存储器发ready命令。计算机学院4.3随机存储器RAM一、静态存储器(SRAM)静态半导体存储器(SRAM)：可随机读写；其存储的数据表示为晶体三极管构成的双稳态电路的电平；存储数据稳定；不需刷新。计算机学院4.3随机存储器RAM1.存储单元的读写原理存储单元是存储器中的最小存储单位。它的基本作用是存储一位二进制信息。作为存储元的材料或电路，须具备以下基本功能：(1)具有两种稳定状态；(分别表示0和1）(2)两种稳定状态经外部信号控制可以相互转换（即：能写入）(3)经控制，能读出其中的信息；（即：能读出）(4)无外部原因，其中的信息能长期保存。（即：能保持）计算机学院4.3随机存储器RAM2.存储单元的线路结构X地址译码线VccT3T4ABT1T2Ｔ7T8位线1Y地址译码线位线2T5T6图中T1、T2为工作管；T3、T4为负载管；T5、T6、T7、T8为控制管。静态MOS存储元T1、T2、T3、T4组成的双稳态触发器保存信息，它能长期保持信息的状态不变，是因为电源通过T3、T4不断供给T1或T2电流的缘故。其特点是当供电电源切断时，原存的信息也消失。计算机学院4.3随机存储器RAM图中T1、T2为工作管；T3、T4为负载管；T5、T6、T7、T8为控制管。两个稳态：T1导通，T2截止为“1”态；T2导通，T1截止为“0”态；工作原理：①保持状态(X、Y译码线为低电平，即T5、T6、T7、T8均截止)保持“1”态：T1导通→A低保持“0”态：T2导通→B低↑↓↑↓B高←T2截止A高→T1截止计算机学院4.3随机存储器RAM②写入状态(X、Y译码线为低电平，即T5、T6、T7、T8均导通)写“1”：位线2为高电平→B高→T1导通；位线1加低电平→A低→T2截止；写“0”：位线2为低电平→B低→T1截止。位线1加高电平→A高→T2导通；计算机学院4.3随机存储器RAM③读出状态(X、Y译码线为低电平，即T5、T6、T7、T8均导通)读“1”(T2截止、T1导通)：Vcc从T4到T6、T8使位线2有电流。读“0”(T1截止、T2导通)：Vcc从T3到T5、T7使位线1有电流；所以，不同的位线上的电流使放大器读出不同的信息“1”和“0”。计算机学院4.3随机存储器RAM3.静态MOS存储器(1)存储体存储体用来存储信息，它由静态MOS存储元组成，采用二维矩阵的连接方式，假定X方向有m根选择线，Y方向有n根选择线，则存储矩阵为m×n，在每个X、Y选择线的交叉点有一个存储元。一个4×4的存储矩阵的结构如下图所示，其中的存储元见单元电路。图中，存储矩阵4×4＝16×1位，是指16个字的同一位，若用8个同样的存储矩阵，则可组成16个字、字长为8位的存储体计算机学院4.3随机存储器RAM计算机学院4.3随机存储器RAM(2)地址译码器地址译码器的设计方案有两种：一种是单译码，另一种是双译码。单译码结构中，地址译码器只有一个，译码器的输出，选择对应的一个字。若地址线数n＝2，译码后输出22＝4个状态，对应4个地址，每个地址中存一个4位的字。计算机学院4.3随机存储器RAM这种结构有一个缺点，就是当n较大时，译码器将变得复杂而庞大，使存储器的成本迅速上升，性能下降。例如，n＝12时，译码器输出为212根选择线，每根选择线还要配一个驱动器。所以，单译码结构只适用于小容量存储器。为了减少驱动器数量、降低成本，存储器一般采用双译码结构。这种结构中有X和Y两个方向的译码器，如图所示。计算机学院4.3随机存储器RAM(3)片选和读／写控制电路由于一块集成芯片的容量有限，要组成一个大容量的存储器，往往需要将多块芯片连接起来使用，这就存在某个地址要用到某些芯片，而其它芯片暂时不用的问题，这就是所谓片选。只有片选信号有效时，该芯片才被选中，此片所连的地址线才有效，才能对它进行读或写操作。片选和读／写控制电路如下图所示。计算机学院4.3随机存储器RAMWR当CS＝0时若WE＝0则W＝1，控制写入电路进行写入；若WE＝1则R＝1，控制读出电路进行读出；当CS＝1时R＝0、W＝0，读与写均不能进行。片选和读／写控制电路CSWE计算机学院4.3随机存储器RAM(4)静态MOS存储器芯片RAM存储器芯片有很多种型号，其地址线的引脚数与存储芯片的单元数有关，数据线的引脚数与存储芯片的字长有关。另外，每一芯片必须有一片选信号，对于RAM存储器芯片还必须有一读／写信号，加上电源线、地线组成芯片的所有引脚。存储器芯片的地址范围是其地址线从全“0”到全“1”进行编码将大量的存储单元可以构成一个存储阵列，参见P109图4.4计算机学院4.3随机存储器RAM二、动态存储器(DRAM)动态半导体存储器(DRAM)：它利用电容器存储电荷的特性来存储数据，可以提高存储器芯片的存储容量，降低成本，减少功耗。但必须不断地刷新每个存储单元中存储的信息。计算机学院4.3随机存储器RAM1．存储单元的读写原理字线为了缩小存储器的体积，提高集成度，动态存储元由四管简化到三管单元，最后简化到单管单元。单管动TC态存储元电路如图所示，它由一个管子和一个电容C构CD成。VDD单管动态存储元数据线／位线计算机学院4.3随机存储器RAM写入：字选择线为“1”，T管导通，写入信息由位线(数据线)存入电容C中；读出：字选择线为“1”，存储在电容C上的电荷，通过T输出到数据线上，通过读出放大器即可得到存储信息。为了节省面积，这种单管存储元电路的电容C不可能做得很大，一般都比数据线上的分布电容CD小。因此，每次读出后，存储内容就被破坏。为此，必须采取恢复措施，以便再生原存的信息。单管电路的元件数量少，集成度高，但因读“1”和“0’’时，数据线上的电平差别很小，需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。计算机学院4.3随机存储器RAM2.动态存储器的刷新（1）刷新动态存储元是依靠栅极电容上有无电荷来表示信息的，但电容的绝缘电阻不是无穷大，因而电荷会泄漏掉。通常，MOS管栅极电容上的电荷只能保持几个毫秒。为了使已写入存储器的信息保持不变，一般每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷，这个过程就是刷新。计算机学院4.3随机存储器RAM（2）动态存储器存储器如何刷新①无论是由刷新控制逻辑产生地址逐行循环地刷新，还是芯片内部自动地刷新，都不依赖于外部的访问，刷新对CPU是透明的。②刷新通常是一行—行地进行的，每一行中各记忆单元同时被刷新，故刷新操作时仅需要行地址，不需要列地址。③刷新操作类似于读出操作，但又有所不同。因为刷新操作仅是给栅极电容补充电荷，不需要信息输出。另外，刷新时不需要加片选信号，即整个存储器中的所有芯片同时被刷新。计算机学院4.3随机存储器RAM（3）刷新方式常用的刷新方式由三种：集中式、分散式、异步式。设存储器为1024×1024矩阵，读／写周期tc＝200ns，刷新间隔为2ms，那么，在2ms内就有10,000个tc。①集中刷新方式下图(a)为集中刷新方式的时间分配图。在2ms内，前一段时间进行读或写或保持。保持状态即未选中状态，既不读也不写。后一段集中进行刷新。用于刷新的时间只需1024个tc，且集中在后段时间。前段8976个tc都用来读／写／保持。这种方式的主要缺点是在集中刷新的这段时间内不能进行存取访问，称之为死时间计算机学院4.3随机存储器RAM读/写/保持刷新tctc01289750110242ms(a)读/写刷新读/写刷新读/写刷新tctcts(b)2ms读/写刷新读/写刷新1800ns1800ns(c)计算机学院4.3随机存储器RAM②分散刷新方式分散刷新方式如图(b)所示。它是把系统周期ts分为两半，前半段用来进行读或写或保持，后半段作为刷新时间。这种方式下，每过1024个ts整个存储器就刷新一次。读写周期tc＝200ns，系统周期为400ns，那么，只需409.6μs即可将整个存储器刷新一遍。显然，在2ms内可进行多次刷新。因刷新过于频繁，影响了系统的速度，但它不存在死时间。这种方式不适合于高速存储器。计算机学院4.3随机存储器RAM③分布刷新方式将以上两种方式结合起来，便形成异步刷新方式，如图(c)所示。它是先用要刷新的行数对2ms进行分割，然后再将已分割的每段时间分为两部分，前段时间用于读或写或保持，后一小段时间用于刷新。行数为1024时，可保证每隔2×106/1024≈1953ns刷新一行，取刷新信号周期为1800ns。这样既充分利用了2ms时间，又能保持系统的高速性。动态随机存储存储器的阵列结构参见P110图4.9。计算机学院4.4只读存储器ROMDRAM和SRAM均为可任意读／写的随机存储器，当掉电时，所存储的内容立即消失，所以是易失性存储器。而ROM半导体存储器，即使停电，所存储的内容也不会丢失。一、掩模式只读存储器(ROM)掩模式ROM由芯片制造商在制造时写入内容，以后只能读而不能再写入。其基本存储原理是以元件的“有／无”来表示该存储单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件，其存储内容是不会改变的，如图所示。计算机学院4