PNP微电子工艺

《微电子工艺》课程设计学院：电信学院专业：电子科学与技术班级：学号：姓名：指导老师：辽宁工程技术大学1目录1.课程设计目的与任务…………………………………………………………22.设计的内容……………………………………………………………………23.设计的要求与数据……………………………………………………………24.物理参数设计…………………………………………………………………34.1各区掺杂浓度及相关参数的计算………………………………………34.2集电区厚度Wc的选择……………………………………………………64.3基区宽度WB………………………………………………………………64.4扩散结深…………………………………………………………………104.5芯片厚度和质量…………………………………………………………104.6晶体管的横向设计、结构参数的选择…………………………………105.工艺参数设计…………………………………………………………………115.1工艺部分杂质参数………………………………………………………115.2基区相关参数的计算过程………………………………………………115.3发射区相关参数的计算过程……………………………………………135.4氧化时间的计算…………………………………………………………146.设计参数总结…………………………………………………………………167.工艺流程图……………………………………………………………………178.生产工艺流程…………………………………………………………………199.版图……………………………………………………………………………2810.心得体会……………………………………………………………………2911.参考文献……………………………………………………………………30微电子工艺课程设计2PNP双极型晶体管的设计1、课程设计目的与任务《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案→晶体管各参数的检测方法等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。2、设计的内容设计一个均匀掺杂的pnp型双极晶体管，使T=277K时，β=120，VCEO=15V,VCBO=80V.晶体管工作于小注入条件下，最大集电极电流为IC=5mA。设计时应尽量减小基区宽度调制效应的影响。3、设计的要求与数据（1）了解晶体管设计的一般步骤和设计原则。（2）根据设计指标设计材料参数，包括发射区、基区和集电区掺杂浓度NE,NB,和NC,根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。（3）根据主要参数的设计指标确定器件的纵向结构参数，包括集电区厚度Wc，基本宽度Wb，发射区宽度We和扩散结深Xjc,发射结结深Xje等。（4）根据扩散结深Xjc,发射结结深Xje等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。（5）根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。辽宁工程技术大学3（6）根据现有工艺条件，制定详细的工艺实施方案。4、物理参数设计4.1各区掺杂浓度及相关参数的计算击穿电压主要由集电区电阻率决定。因此，集电区电阻率的最小值由击穿电压决定，在满足击穿电压要求的前提下，尽量降低电阻率，并适当调整其他参量，以满足其他电学参数的要求。对于击穿电压较高的器件，在接近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂的外延层。因此，当集电结上的偏置电压接近击穿电压V时，集电结可用突变结近似，对于Si器件击穿电压为4313106）（BCBNV，由此可得集电区杂质浓度为：由设计的要求可知C-B结的击穿电压为：根据公式,可算出集电区杂质浓度：一般的晶体管各区的浓度要满足NENBNC，根据以往的经验可取:BECBNNNN100,10即各区的杂质溶度为：31831631510814.610814.610814.6cmNcmNcmNEBC，，微电子工艺课程设计4图1室温下载流子迁移率与掺杂浓度的函数关系（器件物理P55）根据图1，得到少子迁移率：sVcm/13002nCsVcmPB/3302又该设计是在T=277K下，由得：根据公式可得少子的扩散系数：sVcmnE/1502辽宁工程技术大学5图2掺杂浓度与电阻率的函数关系（器件物理P59）根据图2，可得到不同杂质浓度对应的电阻率：cmC17.1cmB1.0cmE014.0又该设计在K=277K温度下，由：得：微电子工艺课程设计6图3少子寿命与掺杂浓度的函数关系根据图3，可得到各区的少子寿命EBC和、sC6105.3sB7109sE6101.1根据公式得出少子的扩散长度：辽宁工程技术大学74.2集电区厚度Wc的选择根据公式求出集电区厚度的最小值为：WC的最大值受串联电阻rcs的限制。增大集电区厚度会使串联电阻rcs增加，饱和压降VCES增大，因此WC的最大值受串联电阻限制。综合考虑这两方面的因素，故选择WC=8μm4.3基区宽度WB（1）基区宽度的最大值1时，电流放大系数][122nbBLW，因此基区宽度的最大值可按下式估计：212][nbBLW为了使器件进入大电流状态时，电流放大系数仍能满足要求，因而设计过程中取λ=4。根据公式,求得低频管的基区宽度的最大值为：由公式可看出，电流放大系数β要求愈高，则基区宽度愈窄。为提高二次击穿耐量，在满足β要求的前提下，可以将基区宽度选的宽一些，使电流在传输过程中逐渐分散开,以提高二次击穿耐性。（2）基区宽度的最小值为了保证器件正常工作，在正常工作电压下基区绝对不能穿通。因此，对于高耐压器件，基区宽度的最小值由基区穿通电压决定,此处，对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为：微电子工艺课程设计8在高频器件中，基区宽度的最小值往往还受工艺的限制。则由上述计算可知基区的范围为：。（3）基区宽度的具体设计与PN结二极管的分析类似，在平衡和标准工作条件下，BJT可以看成是由两个独立的PN结构成，它在平衡时的结构图如下所示：图4平衡条件下的PNP三极管的示意图具体来说，由于BENN，所以E-B耗尽区宽度（EBW）可近视看作全部位于基区内，又由CBNN，得到大多数C-B耗尽区宽度（CBW）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，所以CBW＞EBW。另外注意到BW是基区宽度，W是基区中准中性基区宽度；也就是说，对于PNP晶体管，有：nCBnEBBxxWW其中nEBx和nCBx分别是位于N型区内的E-B和C-B耗尽区宽度，在BJT分析中W指的就是准中性基区宽度。辽宁工程技术大学9E-B结的内建电势为：C-B结的内建电势为：根据公式,E-B结在基区一边的耗尽层宽度nEBx为：∵BENN，可以当成单边突变结处理C-B结在基区一边的耗尽层厚度nCBx为：210)-(2CBbiEBBCBCSnCBVVNNNNqKX00WnnCBEBBXXW，则穿通时有CBOCBVV则所以有：cm=0.0388um对于准中性基区宽度W，取基区宽度um5.3BW，则验证其取值的准确性，根据公式有：微电子工艺课程设计10解得的β接近于设计的要求，符合设计指标，所以基区宽度为mWB5.3，满足条件。4.4扩散结深在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取：反射结结深为umWXBje5.3集电结结深为umWXBj72c4.5芯片厚度和质量本设计选用的是电阻率为cm7的P型硅，晶向是111。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。因此，在工艺操作过程中，一般硅片的厚度都在300um以上，但最后要减薄到150～200um。硅片的质量指标主要是要求厚度均匀，电阻率符合要求，以及材料结构完整、缺陷少等。4.6晶体管的横向设计、结构参数的选择(1)横向设计进行晶体管横向设计的任务，是根据晶体管主要电学参数指标的要求，选取合适的几何图形，确定图形尺寸，绘制光刻版图。晶体管的图形结构种类繁多：从电极配置上区分，有延伸电极和非延伸电极之分；从图形形状看，有圆形、梳状、网格、覆盖、菱形等不同的几何图形。众多的图形结构各有其特色。辽宁工程技术大学11此次设计的晶体管只是普通的晶体管，对图形结构没有特别的要求，所以只是采用普通的单条形结构。三极管剖面图如图5，三极管俯视图如图6。EBC图5：三极管剖面图EBC图6：三极管俯视图(2)基区和发射区面积发射区面积取21001010mAE基区面积取26002030mAB。5、工艺参数设计5.1工艺部分杂质参数杂质元素)/(20scmD)(eVEa磷（P）3.853.66硼（B）0.763.46表1硅中磷和硼的0D与aE5.2基区相关参数的计算过程5.2.1预扩散时间微电子工艺课程设计12PNP基区的磷预扩散的温度取1080℃，即1353K。单位面积杂质浓度：212415161025.5107)10814.610814.6()()(cmXNNtQjcCB由上述表1可知磷在硅中有：scmDO/85.32VEe66.3as/cm1097.8)135310614.866.3exp(85.3)exp(21450TkEDDa所以，为了方便计算，取318cm105SC由公式DtCtQS2)(，得出基区的预扩散时间：min08.1684.9641097.8105414.31025.54)(t1421821322sDCtQS5.2.2氧化层厚度氧化层厚度的最小值由预扩散（1353K）的时间t=964.84s来决定的，且服从余误差分布，并根据假设可求tDxSiO26.4min，由一些相关资料可查出磷（P）在温度1080℃时在2iOS中的扩散系数：s/cm102.22142iOSD0514min212910129.284.964102.26.46.42AcmtDxSiO所以，考虑到生产实际情况，基区氧化层厚度取为60000A。5.2.3基区再扩散的时间PNP基区的磷再扩散的温度这里取1200℃。由一些相关资料可查出磷的扩散系数：s/cm106212D由于预扩散的结深很浅，可将它忽略，故，mjC7XX.再扩由再扩散结深公式：BSCCDtln2X再扩，而且DtQCS，31510814.6cmNCCB辽宁工程技术大学13故可整理为：02Xln2lnln4X22DDCQtttDtCQDtBB再扩再扩即0106210710614.310814.61025.5ln2ln1224121512ttt经过化简得：0391675.13lnttt解得基区再扩散的时间：t=9050s=2.5