6-四-触发器

第四章集成触发器原理功能应用基本RS触发器(74LS279)D触发器(74LS375)主从JK触发器(74LS72)边沿JK触发器(74LS112)边沿D触发器(74LS74)第4章触发器触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。触发器的特点：我们把输入信号作用前的触发器状态称为现在状态(“现态”)，用Qn和Qn表示(或用Q和Q表示)；把在输入信号作用后触发器的状态称为下一状态(“次态”)，用Qn+1和Qn+1表示。①具有两个稳定的状态，用来表示电路的两个逻辑状态；②在输入信号作用下，可以被置成“0”态或“1”状态；③当输入信号撤消后，所置成的状态能够保持不变。一、触发器的特点二、触发器的类型根据逻辑功能不同分为RS触发器D触发器JK触发器T触发器T触发器根据触发方式不同分为电平触发器边沿触发器主从触发器根据电路结构不同分为基本RS触发器同步触发器主从触发器边沿触发器一、电平触发方式电平触发正电平触发负电平触发CP=1期间翻转CP=0期间翻转电平触发器边沿触发器主从触发器CQQCQQ二、边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。1.状态转移真值表4.1基本RS触发器一、基本RS触发器的功能描述将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表或真值表。RD:置0端,又称复位端;SD:置1端,又称置位端基本RS触发器状态真值表RDSDQnQn+1功能000×001×010001101001101111001111RDSDQn+100不定01010111Qn简化真值表记忆！不允许Qn+1＝0置“0”Qn+1＝1置“1”Qn+1＝Qn保持1.引脚图及逻辑功能4.1基本RS触发器二、集成基本RS触发器74LS27974LS279逻辑符号和引脚图集成基本RS触发器74LS279的内部包含4个基本RS触发器，输入信号均为低电平有效，应该注意的是图中有两个基本RS触发器具有两个输入端S1和S2，这两个输入端的逻辑关系为与逻辑，每个基本RS触发器只有一个Q输出端。设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。RR+VccABRCDAACK+5VDB330ΩK330ΩK330ΩDBC&AVOAG&VVOBCGG&BOC2.应用举例4.1基本RS触发器二、集成基本RS触发器74LS279利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。RKRQRQRQ+VccDADBDC330Ω330Ω330ΩGAGBGCOAOBOC&&&KARSKBRSKCRSRRR+5VBCAFFAFFBFFCVVVQQQ4人抢答器电路图、仿真波形4.2同步D触发器一、电路组成及工作原理QG1R&&SQG3R&&SG2G4CP1DDRDS,nnQRSQ1nDQDD（CP=1期间有效）简化电路：省掉反相器。二、主要特点(分析p121图4-15)1.时钟电平控制，无约束问题；2.CP=1时跟随。)(1DQn下降沿到来时锁存)(1nnQQ功能表逻辑图4.2同步D触发器三、集成同步D触发器74LS3751.引脚图及逻辑功能D触发器74LS375E和D信号的波形，试画出如图所示同步D触发器Q端的波形。12345123454.2同步D触发器三、集成同步D触发器应用举例—74175TTL带公共时钟和复位四D触发器四人抢答电路:四人参加比赛,每人一个按钮,其中最先按下按钮者,相应的指示灯亮,其他人再按按钮不起作用.CLRDCPQQCLRDCPQQCLRDCPQQCLRDCPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟清零USC公用清零公用时钟74LS175管脚图74175TTL带公共时钟和复位四D触发器+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&2清零CP赛前先清零0输出为零发光管不亮74LS175CP进入D触发器1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP+5V&1&2&2清零CP1反相端都为1174LS175被封1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000此时其它按钮再按下，由于没有CP不起作用。4人抢答器电路图、仿真波形4.3主从JK触发器主从JK触发器工作过程分两步：①CP=1时，主触发器接收输入信号，从触发器被封锁而保持不变；②CP由“1”变“0”时，主触发器被封锁，从触发器接收主触发器的状态，触发器的状态发生相应变化，CP＝0期间，触发器状态保持。而输出状态如何变化，是由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。设初态Q=0Q和Q的变化仅发生在CP的下降沿。－－脉冲触发方式(克服了空翻现象)一、主从JK触发器波形图的画法CPJKQ4.3主从JK触发器二、集成主从JK触发器74LS721.引脚图及逻辑功能特点：（1）有3个J端和3个K端，它们之间是与逻辑关系。（2）带有直接置0端和直接置1端，都为低电平有效，不用时应接高电平（3）为主从型结构，CP下跳沿触发4.3主从JK触发器二、集成主从JK触发器74LS72用74LS72如何实现串行数据比较?(实验四第3题)2.应用思考电路工作前，先进行CLR清零，此时1Q、2Q均为0，1QN、2QN均为1。再将串行数据A，B送入，先送高位，再送低位。4.4边沿触发器一、功能描述(CP上升沿触发)DQn+10011①状态真值表01D=0D=1D=0D=1②状态转移表③波形图QCPD123451）触发器的触发翻转仅发生在CP的上升沿。2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。设初态Q=0功能表逻辑图4.4边沿触发器二、集成边沿D触发器74LS74-引脚图及功能介绍首先：通过将反相输出端反馈到D端方法，实现二分频器。三、集成边沿D触发器74LS74-应用举例----实现2分频三、集成边沿D触发器74LS74-应用举例----实现4分频三、集成边沿D触发器74LS74-应用举例----实现16分频三、集成边沿D触发器74LS74-应用举例----实现16分频①特征方程nnnQKQJQ14.4边沿触发器一、功能描述（CP下降沿触发）JKQn+100Qn01010111Qn②状态真值表③波形图设初态Q=0QCPJK74LS112为下降沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。实验原理4.4边沿触发器二、集成边沿JK触发器74LS112-引脚图及功能介绍置0置1置1置074LS112的功能表和时序图Q4.4边沿触发器三、集成边沿JK触发器74LS112-应用举列串行数值比较器4.4边沿触发器三、集成边沿JK触发器74LS112-应用举列仿真结果触发器五种逻辑功能的比较无约束，但功能少无约束，且功能强令J=K=T即可令J=K=1即可D功能10Qn+110DQn+1=DT功能QnQnQn+110TnnQTQ1RS功能不定01QnQn+111011000SRQn+1=S+RQnRS=0(约束条件)JK功能Qn10QnQn+111011000KJQn+1=JQn+KQnT′功能(计数功能)只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=Qn触发器的功能转换目前生产的时钟控制触发器定型产品中只有JK触发器和D型触发器较多。其它功能的触发器可由这两种触发器转化而成。一般转换过程如下：（1）写出以有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与以有触发器的特性方程一致。（3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑。（4）根据转换逻辑画出逻辑电路图第4章小结1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。2．描写触发器逻辑功能的方法主要有特性方程、状态真值表、状态转移图和波形图等。3．触发方式：(1)基本RS触发器，为电平触发方式。(2)同步RS触发器，为电平触发方式。(3)主从JK触发器，为脉冲触发方式(主从触发方式)。(4)边沿触发器，为边沿触发方式。4.集成触发器触发器原理功能及使用方法