第2章_2+微处理器外部结构和总线操作时序

四、8086CPU的引脚功能CPU引脚生成系统总线:ABUS、DBUS、CBUS联接ROM、RAM、I/O接口形成微型计算机。主存I/OI/O设备CPU引线DBABCB系统总线外围电路（一）最小模式和最大模式概念最小模式：在系统中只有一个微处理器。最大模式：两个或多个微处理器（主处理器、协处理器8087、8089）（二）8086CPU的引脚及其功能8086CPU的40条引脚信号可按功能分可分为四类，它们是：地址总线数据总线控制总线其它(时钟与电源)。补充：指令周期、总线周期和时钟周期指令周期（InstructionCycle）：执行一条指令所需要的时间称为指令周期，不同指令的指令周期不等长。总线周期（BusCycle）：CPU与外部交换信息总是通过总线进行的，CPU的每一个这种信息输入、输出过程需要的时间称为总线周期，每当CPU要从存储器或输入输出端口存取一个字节或字就需要一个总线周期。一个指令周期由一个或若干个总线周期组成。补充：指令周期、总线周期和时钟周期时钟周期（ClockCycle）：时钟脉冲的重复周期称为时钟周期，由计算机的主频决定。8086CPU的总线周期至少由4个时钟周期组成，分别以T1、T2、T3、T4表示（T代表State）。一个总线周期完成一次数据传输，在T1期间由CPU输出地址，在T2、T3、T4期间传输数据。（三）8086CPU共用引脚功能1、AD15～AD0，地址/数据复用引脚数据总线用来在CPU与内存储器（或I/O设备）之间交换信息；地址总线由CPU发出、用来确定CPU要访问的内存单元（或I/O设备）的地址信号。前者为双向、三态信号，后者为输出、三态信号。8086CPU共用引脚功能2、A19/S6～A16/S3，地址/状态总线复用，输出，三态T1：输出20位地址信息的高4位其它T周期：输出状态信息。S4和S3组合指出当前正在使用的是哪个段寄存器。S5指示中断允许标志IF的状态。IF=1，允许可屏蔽中断请求IF=0，禁止可屏蔽中断S6恒为低电平。S4、S3的编码表S4S3当前使用的段寄存器00ES段寄存器01SS段寄存器10存储器寻址时，使用CS段寄存器；对I/O端口或中断矢量寻址时，不需要使用段寄存器11DS段寄存器8086地址线的说明8086的20条地址线访问存储器时可寻址1M字节内存单元；访问外部设备时，只用16条地址A15～A0，可寻址64K个I/O端口。8086CPU共用引脚功能3、BHE/S7，高8位数据总线允许/状态复用信号，输出，三态T1：BHE/S7=0，高8位数据有效。BHE/S7=1，仅在数据总线AD7～AD0上传送8位数据。其它T周期：输出状态信号S7，在8086中没有实际定义。8086CPU共用引脚功能4、RD，读信号，输出，三态。RD=0时有效，表示CPU正在进行读存储器或读I/O端口的操作。RD=0与M/IO信号高电平配合，表示读存储器操作；RD=0与M/IO信号低电平配合，表示读I/O端口操作。8086CPU共用引脚功能5、READY，准备就绪，输入信号当被访问的部件无法在8086CPU规定的时间内完成数据传送时，应由该部件向CPU发出READY=L（低电平），使CPU处于等待状态，插入一个或几个等待时钟周期TW。当被访问的部件完成数据传输时，被访问的部件将使READY=H（高电平），CPU继续运行。8086CPU共用引脚功能6、TEST，测试输入信号在WAIT（等待）指令期间，8086CPU每隔5个时钟周期对TEST引脚进行采样：若TEST为高电平，则CPU循环于等待状态。若TEST为低电平，则CPU脱离等待状态，继续执行后续指令。8086CPU共用引脚功能7、INTR，可屏蔽中断请求信号，输入8086CPU在每条指令的最后一个时钟周期检测此引脚信号，若为高电平，且同时：如果IF=1，则CPU就会在结束当前指令后，响应中断请求，并且把控制转移到相应的中断服务程序；如果IF=0，则CPU不响应该中断请求，继续执行下一条指令。8086CPU共用引脚功能8、NMI，非屏蔽中断请求信号，输入上升沿触发信号，不能用软件加以屏蔽。当NMI从低电平变为高电平时，该信号有效，8086CPU在完成当前指令后，把控制转移到非屏蔽中断服务程序。8086CPU共用引脚功能9、RESET，复位输入信号复位信号高电平至少应保持4个时钟周期，随着RESET变为低电平，CPU就开始执行再启动过程。CPU复位之后，从FFFF0H单元开始读取指令字节。8086CPU共用引脚功能10、CLK，时钟输入端为微处理器提供基本的定时脉冲11、VCC，电源输入要求接上正电压（+5V±10%）12、GND，地线8086CPU共用引脚功能13、MN/MX，最小/最大方式控制信号输入端。当此引脚接+5V电压（高电平）时，CPU工作于最小方式；若接地（低电平）时，CPU工作于最大方式。（四）最小方式下引脚信号的功能1、M/IO，存储器/输入/输出操作选择控制信号，输出，三态高电平：CPU和存储器进行数据传输。低电平：CPU和I/O设备进行数据传输。在DMA方式下，M/IO被悬空为高阻态。最小方式下引脚信号的功能2、WR，写信号，输出，三态与M/IO信号相配合，完成CPU对存储器或I/O端口的写操作。最小方式下引脚信号的功能3、INTA，中断响应信号，输出，三态当CPU响应可屏蔽中断请求时，在中断响应周期的T2、T3和TW时钟周期内使INTA引脚变为低电平有效。它通知外设，其中断请求已得到CPU允许，外设接口可以向数据总线上放置中断类型号，以便取得相应中断服务程序的入口地址。最小方式下引脚信号的功能4、ALE，地址锁存允许信号，输出在任何一个总线周期的T1时钟产生正脉冲，利用它的下降沿将地址信息存入地址锁存器，目的是将地址信息保存起来，在传送数据信息，达到地址信息与数据信息复用分时传送的目的。最小方式下引脚信号的功能5、DT/R，数据发送/接收控制信号，三态，输出高电平：CPU输出（写）数据到存储器或I/O端口。低电平：CPU输入（读）数据。最小方式下引脚信号的功能6、DEN，数据允许信号，输出，三态当CPU访问存储器或I/O端口的总线周期的后一段时间内和中断响应周期中，此信号低电平有效。DEN常被用做总线收发器的选通控制信号。在DMA方式时，DEN为悬空状态。最小方式下引脚信号的功能7、HOLD，总线保持请求信号，输入8、HLDA，总线保持响应信号，输出系统中其它部件要求占用总线时，可通过HOLD施加一个高电平，如果CPU允许让出总线控制权，就在当前总线操作周期完成后，于T4时钟在HLDA引脚送出一个高电平回答信号，同时，使地址/数据总线和控制总线处于悬空状态，即CPU放弃对总线的控制权。（五）最大方式下引脚信号的功能1、S2(M/IO)、S1(DT/R)、S0(DEN)总线周期状态信号，三态，输出指示当前总线周期所进行的操作类型。它们通过总线控制器8288进行译码，产生相应的访问存储器或I/O端口的总线控制信号。最大方式下引脚信号的功能2、RQ/GT1(HLDA)、RQ/GT0(HOLD)，总线请求信号输入/总线访求允许信号输出，双向这两种信号线是为多处理机应用而设计的，用于对总线控制权的请求和应答，其特点是请求和允许功能由一根信号线来实现。两条控制线可以接两个协处理器，规定RQ/GTO的优先级高.最大方式下引脚信号的功能3、LOCK（WR），总线封锁信号，输出，三态若一条指令前加上前缀指令LOCK，则就能保证CPU在执行此指令过程中，LOCK引脚始终是低电平，不会响应总线请求。当这条指令执行完毕，LOCK引脚变为高电平，撤销总线封锁，从而CPU才能响应总线请求。最大方式下引脚信号的功能4、QS1(ALE)、QS0(INTA)，指令队列状态信号，输出指示BIU中指令队列的状态，以便外部协处理器进行跟踪。（六）8086在最小模式下的典型配置VCC8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7DENDT/RRDWRA16~A19ALEAD0~AD15MN/MXCLKREADYRESETIOM/8284RESABDB8086在最小模式下的典型配置在最小工作模式系统配置中，除了8086CPU外，还需要在外围电路中加入：1片8284A，作为时钟发生器。3片8282(8位锁存器)或74LS373，作为地址锁存器。2片8286/8287或74LS245，作为双向总线收发器，以增加数据总线的驱动能力。（七）8086在最大模式下的典型配置8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7S0S1S2A16~A19AD0~AD15MN/MXCLKREADYRESET8284RESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDB最大模式和最小模式之间的主要区别在最大模式下，需要增加一个转换控制信号的电路，用来对CPU发出的控制信号进行变换和组合，即8288总线控制器。8288接受8086CPU的状态信号S2、S1和S0，经过变换和组合，由8288产生并发出对存储器或I/O端口的读/写信号，产生和发出对地址锁存器8282及总线收发器8286的控制信号等。五、8086系统总线时序CPU与外部设备交换信息总是通过总线进行的。CPU的每一个这种信息输入、输出过程需要的时间称为总线周期，每当CPU要从存储器或输入输出端口存取一个字或字节就需要一个总线周期。一个指令周期由一个或若干个总线周期组成。而执行指令的一系列操作都是在时钟脉冲CLK的统一控制下一步一步进行的。（一）读操作T1：地址周期M/IO20位或16位地址信号ALEBHEDT/RT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R读操作T2：数据准备周期AD15～AD0S7～S3DENRDT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R读操作T3：数据读取周期READYTW：等待周期READYT4：结束周期总线操作结束T4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R（二）写操作与总线读操作的不同之处：①AD15～AD0②WR③DT/RT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IOWRDENDT/R