您好,欢迎访问三七文档
当前位置:首页 > 建筑/环境 > 工程监理 > 课 程 设 计 报 告
课程设计报告课程名称数字逻辑课程设计课题任务一10线-4线优先编码器的设计课题任务二T触发器的设计专业网络工程班级学号姓名指导教师刘洞波陈华光陈多2015年12月31日课程设计任务书课程名称数字逻辑课程设计课题任务一10-4线优先编码器课题任务二T触发器的设计专业班级网络工程学生姓名学号指导老师刘洞波陈华光陈多审批任务书下达日期:2015年12月14日任务完成日期:2015年12月31日一、设计内容与设计要求1.设计内容:本课程是一门专业实践课程,学生必修的课程。其目的和作用是使学生能将已学过的数字电子系统设计、VHDL程序设计等知识综合运用于电子系统的设计中,掌握运用VHDL或者VerilogHDL设计电子系统的流程和方法,采用QuartusII等工具独立应该完成2个设计题目的设计、仿真与测试。加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想,训练学生综合运用数字逻辑课程的理论知识的能力,训练学生应用QuartusII进行实际数字系统设计与验证工作的能力,同时训练学生进行芯片编程和硬件试验的能力。任务一:组合电路设计课题题目题目一4线-16线译码器电路设计;题目二16选1选择器电路设计;题目三4位输入数据的一般数值比较器电路设计题目四10线-4线优先编码器的设计题目五8位全加器的设计任务二:时序电路设计课题题目题目一RS触发器的设计;题目二JK触发器的设计;题目三D触发器的设计;题目四T触发器的设计;题目五十进制同步计数器的设计;每位同学根据自己学号除以5所得的余数加一,在任务一和任务二中同时选择相应题号的课题。2个任务独立完成对应“功能描述”、“详细设计”部分,共用封面、封二、成绩评分表和封底,装订成一册。参考书目2.设计要求:课程设计报告规范课程设计报告应包含如下几个部分1)功能描述说明设计器件的功能,包括真值表(功能表),函数表达式,逻辑电路图2)详细设计按照VHDL语言开发流程写出整个开发过程,可以根据如下步骤适当导出程序,程序界面截图到课程设计报告对应模块。1EDA技术与VHDL程序开发基础教程雷伏容,李俊,尹霞清华大学出版社978-7-302-22416-72010TP312VH/362VHDL电路设计技术王道宪贺名臣_x001D_刘伟国防工业出版社7-118-03352-92004TN702/623VHDL实用技术潘松,王国栋7-810657-81065-290-72000TP312VH/14VHDL语言100例详解北京理工大学ASIC研究所7-9006257-900625-02-X1999TP312VH/35VHDL编程与仿真王毅平等人民邮电出版社7-115-08641-9200073.9621/W38V6VHDL程序设计教程邢建平_x001D_曾繁泰清华大学出版社7-302-11652-02005TP312VH/27/37VHDL电路设计雷伏容清华大学出版社7-302-14226-22006TN702/1853)调试分析以及设计体会a.仿真或程序下载调试(附界面截图)。b.设计过程中遇到的问题以及解决问题的方法。c.课程设计过程经验教训、心得体会。4)书写格式见附带说明。5)附录a.参考书目b.源程序清单(带注释)●考核方式指导老师负责验收程序的运行结果,并结合学生的工作态度、实际动手能力、创新精神和设计报告等进行综合考评,并按优秀、良好、中等、及格和不及格五个等级给出每位同学的课程设计成绩。具体考核标准包含以下几个部分:1)平时出勤(占10%)2)系统需求分析、功能设计、数据结构设计及程序总体结构合理与否(占10%)3)程序能否完整、准确地运行,个人能否独立、熟练地调试程序(占40%)4)设计报告(占30%)5)注意:不得抄袭他人的报告(或给他人抄袭),一旦发现,成绩为零分。6)独立完成情况(占10%)。课程设计验收要求1)运行所设计的系统。2)回答有关问题。3)提交课程设计报告纸质稿。4)提交源程序或设计报告文档电子稿。5)依内容的创新程度,完善程序情况及对程序讲解情况打分。二、进度安排上机时间:十六周周四14:00-18:00十七周周二8:00-12:00、14:00-18:00十七周周四8:00-12:00十七周周五8:00-12:00十八周周二14:00-18:00(交报告)附带说明:课程设计报告装订顺序:封面、任务书、目录、正文、评分、附件(程序清单)。正文的格式:一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。正文的内容:一、课题的主要功能;二、详细设计;三、程序调试;四、总结;五、附件(所有程序的原代码,要求对程序写出必要的注释)。2个任务独立完成对应报告,共用封面、封底,装订成一册。正文总字数要求在5000字以上(不含程序原代码)。目录一、10-4线优先编码器的功能1.1函数表达式1.2函数真值表1.3逻辑电路图二、详细设计2.1创建项目2.2VHDL文本设计语言输入2.3编译功能界面2.4编译成功三、程序调试3.1进入波形仿真功能3.2给定输入信号3.3生成波形图四、总结五、附件5.1参考书目5.2源程序代码一、10-4线优先编码器的主要功能1.110线-4线优先编码器的功能是把输入端代表“0”~“9”这10个数字编成BCD码,并且具有优先编码功能,即只对其中优先级别最高的信号进行编码。优先级别高的编码器信号排斥级别低的。它需要编码的10个输入信号:I0~I9,输出4位2进制代码:Y3、Y2、Y1、Y0。其输出函数表达式为:Y3=I9+I9—I8=I9+I8;Y2=I9——I8——I7+I9——I8——I6+I9——I8——I5+I9——I8——I4;Y1=I9——I8——I7+I9——I8——I6+I9——I8——I5——I4——I3+I9——I8——I5——I4——I2;Y0=I9+I8——I7+I8——I6——I5+I8——I6——I4——I3+I8——I6——I4——I2——I1;1.2真值表:I9I8I7I6I5I4I3I2I1I0Y3Y2Y1Y01XXXXXXXXX100101XXXXXXXX1000001XXXXXXX01110001XXXXXX011000001XXXXX0101000001XXXX01000000001XXX001100000001XX0010000000001X00011.3逻辑电路图二、详细设计2.1创建项目2.2VHDL文本设计语言输入2.3编译功能界面2.4编译成功三、程序功能调试3.1进入波形仿真功能3.2给定输入信号3.3生成波形图一、T触发器的功能1.1函数表达式1.2函数真值表1.3逻辑电路图二、详细设计2.1创建项目2.2VHDL文本设计语言输入2.3编译功能界面2.4编译成功三、程序调试3.1进入波形仿真功能3.2给定输入信号3.3生成波形图四、总结五、附件5.1参考书目5.2源程序代码一、T触发器的功能T触发器的特征方程Qn+1=TQn——+T—Qn,T=0时,时钟信号到达后状态保持不变;T=1时每来一个时钟信号它的状态就会翻转一次,具有翻转功能。在数电中常用来构成计数器。1.1:函数表达式Qn+1=TQn——+T—Qn1.2:函数真值表TQn+10Qn1Qn——1.3:逻辑电路图二、详细设计2.1创建项目2.2VHDL文本设计语言输入2.3编译功能界面2.4编译成功三、程序功能调试3.1进入波形仿真功能3.2给定输入信号3.3生成波形图四:总结一周的课程设计结束了,在这次课程设计中检验了我平时学习的知识,在这一周中发现自己有很多知识还不能融会贯通,但是在设计过程中,让我学会了合作学会了与他人相处。程设计是我们专业课程知识综合应用的实践训练,是我们迈向社会,从事职业工作前一个必不可少的过程,“千里之行始于足下”,通过这次课程设计,我深深体会了这句话。在这次设计中遇到了很多实际性的问题,在实际设计中才发现,书本上理论性的东西与在实际运用中的还是有一定的出入的,所以有些问题不但要深入地理解,而且要不断地更正以前的错误思维。一切问题必须要靠自己一点一滴的解决,而在解决的过程当中你会发现自己在飞速的提升。对于教材管理系统,其程序是比较简单的,主要是解决程序设计中的问题,而程序设计是一个很灵活的东西,它反映了你解决问题的逻辑思维和创新能力,它才是一个设计的灵魂所在。因此在整个设计过程中大部分时间是用在程序上面的。很多子程序是可以借鉴书本上的,但怎样衔接各个子程序才是关键的问题所在,这需要对系统的结构很熟悉。因此可以说系统的设计是软件和硬件的结合,二者是密不可分的。通过这次课程设计我也发现了自身存在的不足之处,虽然感觉理论上已经掌握,但在运用到实践的过程中仍有意想不到的困惑,经过一番努力才得以解决。这也激发了我今后努力学习的兴趣,我想这将对我以后的学习产生积极的影响。其次,这次课程设计让我充分认识到团队合作的重要性,只有分工协作才能保证整个项目的有条不絮。另外在课程设计的过程中,当我们碰到不明白的问题时,指导老师总是耐心的讲解,给我们的设计以极大的帮助,使我们获益匪浅。通过这次设计,我懂得了学习的重要性,了解到理论知识与实践相结合的重要意义,学会了坚持、耐心和努力,这转载自读后感将为自己今后的学习和工作做出了最好的榜样。我觉得作为一名软件工程专业的学生,这次课程设计是很有意义的。更重要的是如何把自己平时所学的东西应用到实际中。虽然自己对于这门课懂的并不多,很多基础的东西都还没有很好的掌握,觉得很难,也没有很有效的办法通过自身去理解,但是靠着这一个多礼拜的“学习”,在小组同学的帮助和讲解下,渐渐对这门课逐渐产生了些许的兴趣,自己开始主动学习并逐步从基础慢慢开始弄懂它。计算机与通信学院课程设计评分表课题名称:任务一10-4线优先编码器任务二T触发器的设计项目评价设计方案的合理性与创造性设计与调试结果设计说明书的质量答辩陈述与回答问题情况课程设计周表现情况综合成绩教师签名:日期:五:附录5.1:参考书目5.2:T触发器的源代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcdff1ISPORT(t:INSTD_LOGIC;/输入cp:INSTD_LOGIC;/时针q:OUTSTD_LOGIC;/输出qnot:OUTSTD_LOGIC);ENDcdff1;ARCHITECTUREdataflowOFcdff1ISSIGNALq_temp:std_logic;BEGINPROCESS(cp)BEGINIF(cp'EVENTANDcp='1')THEN/当时针存在并为时/IF(t='1')THEN1EDA技术与VHDL程序开发基础教程雷伏容,李俊,尹霞清华大学出版社978-7-302-22416-72010TP312VH/362VHDL电路设计技术王道宪贺名臣_x001D_刘伟国防工业出版社7-118-03352-92004TN702/623VHDL实用技术潘松,王国栋7-810657-81065-290-72000TP312VH/14VHDL语言100例详解北京理工大学ASIC研究所7-9006257-900625-02-X1999TP312VH/35VHDL编程与仿真王毅平等人民邮电出版社7-115-08641-9200073.9621/W38V6VHDL程序设计教程邢建平_x001D_曾繁泰清华大学出版社7-302-11652-02005TP312VH/27/37VHDL电路设计雷伏容清华大学出版社7-302-14226-22006TN702/185q_temp=NOTq_temp;/进行翻转/ELSEq_temp=q_temp;ENDIF;ENDIF;ENDPROCESS;q=q_temp;qnot=NOTq_temp;ENDdataflow;5.3:10-4线优先编码器源代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcypriority_encoderISPORT(datain:IN
本文标题:课 程 设 计 报 告
链接地址:https://www.777doc.com/doc-3361751 .html