chapter5南航微机原理课件吴宁版

第5章半导体存储器存储器基本概念随机存取存储器（RAM）只读存储器（ROM）存储器连接与扩充应用微机系统的内存结构第5章半导体存储器5.1概述南京航空航天大学电子信息工程学院2应用:分层存储结构容量越大、存取速度越快、成本越低，则性能价格比越高。作用：存放待加工的原始数据和中间计算结果以及系统或用户程序等。存储大量信息的介质——计算机实现大容量记忆功能的核心部件第5章半导体存储器南京航空航天大学电子信息工程学院3内存（RAM+ROM）：（半导体存储器，本章内容)磁盘软盘：普通1.44M硬盘：从--GB~--TB光盘CD、DVD(650MB、4.7GB）外存磁光盘MO：高密度、快速、可靠性高、抗干扰强可重复读写一千万次以上存储器e盘（USB接口的电子盘等……）性能：容量、存取速度、成本内/外部存储器－－高速存储／低速I/O、海量低成本与CPU接口：串/并行（Serial/Parallel)第5章半导体存储器南京航空航天大学电子信息工程学院4存储器I/O接口输入设备I/O接口数据总线DB控制总线CB地址总线AB输出设备CPU存储器访问：MOV[2000H],AXMOVBL,[205AH]取指/存取操作主要对象:半导体存储器第5章半导体存储器重点:处理器与半导体存储器接口电路D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••CPU系统Memory芯片处理器读写时序--配合--存储器读写时序唯一选中单元:读/写系统工作:取指令/执行(读写变量)第5章半导体存储器5.1.1半导体存储器的分类——存储介质的类别和特点（1）按制造工艺分类双极（TTL）型、MOS型：微机的内存主要为MOS型半导体存储器分类半导体材料—半导体存储器；磁性材料—磁带、软磁盘和硬磁盘存储器等；光介质材料—CD-ROM、DVD等。存储器分类（按介质）（2）按存储原理分类随机存取存储器RAM、只读存储器ROM。第5章半导体存储器南京航空航天大学电子信息工程学院RAM具有易失性，可读，可写，常用于存放数据、中间结果等。ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。掩膜ROM不可改写。可编程PROM、EPROM、E2PROM及FLASH在一定条件下可改写。对微机系统：ROM中的引导程序用于启动系统，然后再从外存中读取系统程序和应用程序，加载到RAM中；在嵌入式系统中：通常直接运行ROM中的系统和应用程序。存储器及相关技术发展：大容量、高速、高集成度、低功耗等。如：伪静态存储器PSRAM、高速缓存器Cache、快速页模式FPM-RAM、扩展数据输出EDO-RAM、Rambus-DRAM、各种同步高速RAM（同步动态SDRAM、同步图形SGRAM、双倍及多速率SDRAM，即DDR，DDR2，DDR3等）。内存条（标准存储器模块）：多片大容量RAM+控制电路。第5章半导体存储器5.1.2存储原理与地址译码南京航空航天大学电子信息工程学院结构存储体（存储矩阵）外围电路译码电路、缓冲器R/W控制逻辑保存数据对选中单元正确读/写1.存储芯片结构第5章半导体存储器南京航空航天大学电子信息工程学院存储体存储体是存储芯片的主体，由基本存储单元按照一定的排列规律构成。不同类型存储器具有不同的存储体结构，以实现快速读/写、大容量存储或非易失存储等性能。地址译码接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。（有单译码和双译码两种方式）控制逻辑接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器寄存来自CPU的写入数据或从存储体内读出的数据。第5章半导体存储器2.单译码结构A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)读写控制电路地址译码器若要构成1K×1b个存储单元，需10根地址线，1根数据线。译码器为10:1024，译码输出线210＝1024根。引线太多，制造困难。3.(X/Y)双译码结构问题同上，用X、Y两个译码器。每个有10/2=5个输入，25个输出，共输出25×25=210（1024）个状态，而输出线只有2×25=64根。两个5:32译码器组成行列形式选中单元，大大减少引线。A0A1A2A3A4Y031-0Y31CEOEWED(I/O)读写控制电路行译码器0-00-3131-31A5A6A7A8A9X0X31列译码器第5章半导体存储器南京航空航天大学电子信息工程学院例，如下的单译码电路，若n=4,m=8,则：译码输出16根线，选中的单元输出8位数据。若译码选中的是一组基本存储电路，即可实现对这组电路的访问。如，这组存储电路是8个存储单元。当一个地址被选中时，构成该地址单元的8位阵列同时被读出（或写入）。第5章半导体存储器5.1.3主要性能指标南京航空航天大学电子信息工程学院3.供电电压、逻辑电平、接口方式传统：5V，标准TTL逻辑，并行接口;现代：3.3V/2.5V/1.8V/1.5V,LVTTL/SSTL_2/SSTL_18/SSTL_15，串/并行/FIFO/双口等其他指标功耗、可靠性、集成度、价格等1.容量一个存储器芯片能够存储的二进制信息。存储器芯片容量=存储单元数×每单元的数据位数例：62648KB=8K×8bit61162KB=2K×8bit1字节=8bit；1KB=210字节=1024字节；1MB=210KB=1024KB；1GB=210MB=1024MB；1TB=210GB=1024GB。2.最大存取时间一次访问存储器(对指定单元的写或读)所需时间这个时间的上限值即最大存取时间。从收到CPU给出的地址到有效数据输出所需要的时间。第5章半导体存储器5.2随机存取存储器(RAM=RandomAccessMemory)5.2.1静态RAM(SRAM=StaticRAM）1.SRAM原理双译码方式基本存储电路:R-S触发器R/W0写有效1读有效CE0选中芯片1未选中例：一片62256为32K*8的RAM地址线15根，数据线8根，控制信号3根（WE,OE,CE）。常用RAM有：6116626462256行线X列线Y六管基本存储电路写控制（高有效）数据线读控制（高有效）QQ第5章半导体存储器行/列选=1，选中单元（1）T1/T2组成双稳态触发器，保存数据。T3/T4为负载管。（2）O1点为数据Q时，O2点为数据/Q。（3）行选择线为1时，O1/O2处的数据信息通过门控管T5/T6送至T7/T8。（4）列选择线为1时，T7/T8处的数据信息通过门控管T7/T8送至芯片C的引脚，读控制线有效则输出至数据线。一个基本存储电路能存储1位2#数。南京航空航天大学电子信息工程学院第5章半导体存储器南京航空航天大学电子信息工程学院（1）主要参数:容量8K*8bit；最大存取时间70～120ns；工作电流55mA；2V(min)维持电压。2.典型存储器芯片HM6264BLDIP封装，28PIN，单一5V电源供电。双片选控制（2）引脚及其含义第5章半导体存储器南京航空航天大学电子信息工程学院（3）工作方式Din写×010Dout读0110高阻输出禁止1110高阻低功耗××0×高阻低功耗×××1I/O信号工作方式OEWECS2CS1表5-1HM6242BL工作方式功能表第5章半导体存储器2CS1#存储芯片26264(例)处理器系统与存储器典型连接D0~D7A0A12•••WEOE1CS11CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••CPU系统Memory芯片处理器读写时序--配合--存储器读写时序唯一选中单元:读/写存储芯片1第5章半导体存储器参数见表5-2（4）HM6264BL读/写周期时序①6264的读周期读出时间tAA：最大70ns，从地址有效到RAM数据线上出现有效数据的时间。是RAM读操作速度快慢的主要指标。读周期tRC：70ns（mim）,连续两次操作存储器所需间隔的最小时间。它总是大于或等于读出时间。正确读数：地址有效经tAA后，且片选信号有效经tCO及tOE后才能收到数据。第5章半导体存储器南京航空航天大学电子信息工程学院参数见表5-3②6264写周期CS1、CS2和WE同时有效，才可实现写操作；在地址改变期间，WE必须为高，以防止地址变化期间有误码写入。为此，WE必须在地址有效一段时间后才有效，使地址信号足够稳定。注意：第5章半导体存储器20T1:输出地址;T2:总线转向;T3:存储器访问;T4:结束例：MOV[789AH],AX8086总线操作信号：对比--配合：8086存储器写（1）62256（32K*8SAM)补充：典型存储器芯片和译码器芯片12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D02、62256逻辑图62256工作表（2）3-8译码器74LS13812345678910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y2Y1Y0VCC1、74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA2、74LS138原理图74LS138引脚功能（1）控制信号：G1•G2A•G2B（2）CBA译码输入，Y0到Y7有效第5章半导体存储器第5章半导体存储器利用MOS管栅极和源极之间的电容C来存储信息5.2.2动态RAM（DRAM）字选线“1”数据线D“1”CDES(－)ES(－)CT1SDG1.单管动态基本存储电路（1或0由电容C上有无电荷决定）①设T1导通时（字选线＝1），将D＝1写入，则C上有电荷。②字选线撤消，T1截止。③T1导通（字选线＝1）才能读。读时：D本为0，CD无电荷。导通时C上电荷转移到CD上，所以D为1；若C上原无电荷，D为0；电容C通常小于数据线上的分布电容CD，每个数据读出后，C上的电荷经CD释放，信息被破坏。所以需要刷新（周期性充电）。刷新时间2ms—8ms。（刷新即在数据线上加电压，给C充电，然后关断T。）第5章半导体存储器动、静RAM比较：动：集成度高，速度慢，功耗低，刷新电路复杂。静：容量小，速度快，功耗大，无刷新电路。2.典型芯片uPD424256424256的容量是256K×4bit,片内需log2256K=18个地址信号。外接9根地址线，由内部多路开关对行、列地址作分时复用。四类周期：读/写，“读-修改-写”，页模式。刷新周期第5章半导体存储器南京航空航天大学电子信息工程学院1.多处理器和掉电保护特殊需要双口RAM(DPRAM-DualPortRAM):CY7C132,DS1609先入先出RAM(FIFO-RAM):CY7C4221:1K*9同步；4251:8KNVRAM(NonVolatileRAM)2.读写速度与容量提高主要通过DRAM改进，缩短延迟、提高带宽并结合应用采取专门措施帮助提高系统性能；引入高速缓存技术，提高系统级存储器读/写速度：预测技术(快速页模式FPM，扩展数据输出EDO)同步DRAM（SDRAM）串行接口的RDRAM5.2.3随机存取存储器RAM的应用多处理器系统与高速处理器系统第5章半导体存储器例:4×4bit掩膜ROM5.3只读存储器（ROM）——非易失的，只读，专用工具写入5.3.1掩膜ROM和PROM1.掩膜ROM掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。掩膜ROM以有/无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）为1。位线字线D3D2D1D0单元01010单元11101单元20101单元30110第5章半导体存储器南京