第5章_存储器系统

第5章存储器系统第一节概述在现代计算机中，存储器是核心组成部分之一。因为有了它，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。存储器的性能指标有：容量、速度和成本。容量：存储器系统的容量越大，表明其能够保存的信息量越多，相应计算机系统的功能越强；速度：一般情况下，相对于高速CPU，存储器的存取速度总要慢1～2个数量级；成本：存储器的位成本也是存储器的重要性能指标。从整体看，其速度接近高速缓存的速度，其容量接近辅助存储器的容量，而位成本接近廉价慢速辅存的平均价格。在计算机系统中常采用三级存储器结构内存储器（使用半导体存储器芯片）Cache存储器主存储器（RAM和ROM）外存储器（软盘、硬盘、光盘）后备存储器（磁带、光盘）外存储器(辅助存储器)单列直插式内存条Rambus内存条模块(Rdram)存储器分类随着计算机系统结构的发展和器件的发展，存储器的种类日益繁多，分类的方法也有很多种1)按构成存储器的器件和存储介质分类从理论上讲，只要有两个明显稳定的物理状态的器件和介质都能用来存储二进制信息。磁芯存储器半导体存储器光电存储器磁膜，磁泡存储器光盘存储器存储器2)按存取方式分类•RAM(RandomAccessMemory随机存取存储器)：通过指令可以随机地、个别地对各个存储单元进行访问。访问所需时间基本固定，而与存储单元地址无关。计算机的内存主要采用随机存储器。随机存储器多采用MOS(金属氧化物半导体)型半导体集成电路芯片制成。易失性。–DRAM（动态随机存取存储器）–SRAM（静态随机存取存储器）•ROM（ReadOnlyMemory只读存储器）只能读出不能写入的存储器，它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和RAM分享主存的地址空间，所以仍属于主存的一部分。–MaskROM（掩膜ROM）–PROM（ProgrammableROM）和EPROM（ErasableProgrammableROM）–FlashROM（快擦除ROM，或闪速存储器）3)按在计算机中的作用分类可分为主存(内存),辅存(外存),缓冲存储器等。主存速度快，容量小，位价格较高；辅存速度慢，容量大，位价格低；缓冲存储器用在两个不同工作速度的部件之间,在交换信息过程中起缓冲作用。半导体存储器只读存储器ROM随机存取存储器RAM静态随机存储器SRAM（高速）动态随机存储器DRAM（低速）掩膜ROM（MaskROM）可编程ROM（PROM）可擦除PROM（EPROM）快擦除存储器（FlashROM）（用于Cache）（用于主存储器）（BIOS存储器）主存储器RAMROM快擦型存储器辅助存储器缓冲存储器存储器双极型半导体存储器MOS存储器(动态,静态)可编程只读存储器PROM可擦除可编程只读存储器EPROM,EEPROM掩膜型只读存储器MROM磁盘存储器磁带存储器光盘存储器一般使用DRAM芯片组成•存储容量含义：指存储器所包含的存储单元的总数单位：MB（1MB＝220字节）或GB（1GB＝230字节）每个存储单元（一个字节）都有一个地址，CPU按地址对存储器进行访问•存取时间含义：在存储器地址被选定后，存储器读出数据并送到CPU（或者是把CPU数据写入存储器）所需要的时间单位：ns（1ns=10-9秒）主存储器存储器体系结构在微型机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整体结构及读写的工作过程是基本相同的。一般情况下，一个存储器系统由以下几部分构成。1)基本存储单元一个基本存储单元可以存放一位二进制信息，其内部有两个稳定且互相对立的状态，并能够在外部对其状态进行识别和改变。双稳电路(高,低电平);磁化单元(正向,反向)2)存储体一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就要用M×N个基本存储单元，它们按一定的规则排列起来，这些由基本存储单元所构成的阵列称为存储体或存储矩阵。微机系统的内存是按字节组织的，每个字节由8个基本的存储单元构成，能存放8位二进制信息，CPU把这8位二进制信息作为一个整体来进行处理。3)地址译码器由于存储器系统是由许多存储单元构成的，每个存储单元存放8位二进制信息，每个存储单元都用不同的地址加以区分。CPU要对某个存储单元进行读/写操作，必须先通过地址总线，向存储器系统发出所需访问的存储单元的地址码。地址译码器的作用是用来接受CPU送来的地址信号并对它们进行译码，选择与地址码相对应的存储单元，以便对该单元进行操作。地址译码有两种方式：单译码和双译码。内存储器结构与工作过程示意图00000000000000000000000000000001存储单元（8位）地址寄存器地址译码器地址总线读写控制电路数据总线控制总线10110111Write信号内存CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有n根地址线，最多可选通2n个地址输入输出CBAY0Y1Y2Y3Y4Y5Y6Y70000111111100110111111010110111110111110111110011110111101111110111101111110111111111110单译码：适用于小容量存储器，存储器线性排列，以字选择线来选择某个字的所有位，特点是译码输出线较多。当地址码有10根时，有210＝1024根输出线，分别控制1024条字选择线。00000000000000000000000000000001存储单元（8位）地址寄存器地址译码器地址总线读写控制电路数据总线控制总线10110111Write信号内存双译码：存储器以矩阵的形式排列，将地址线分成两部分，对应的地址译码器也是两部分，即行译码器和列译码器，行译码器输出行地址选择信号，列译码器输出列地址选择信号，行列选择线交叉处即为选中的内存单元。其特点是译码输出线较少，适合于较大的存储器系统。例，将n根地址线分成M＋N，相应的存储单元为2M×2N,地址选择线共有2M+2N条,大大小于2n条。存储单元列译码器………………N根M根n根……行译码器2M选择线2N选择线4)片选与读写控制信号片选信号用以实现芯片的选择，对于一个芯片来说，只有片选信号有效，才能对其进行读写操作。应首先使芯片的片选信号有效(大地址)，才能选择其中的存储单元进行操作。读写控制信号用来实现对存储器中数据的流向的控制。b7b6b0……………b0b6b7…数据总线DBb0b6b7b7b6b0……………b0b6b7RD(读)WR(写)…………译码器地址总线AB……12345输出地址地址选通读信号有效数据从内存输出数据上数据总线b7b6b0……………b0b6b7…数据总线DBb0b6b7b7b6b0……………b0b6b7RD(读)WR(写)…………译码器地址总线AB……12345输出地址地址选通写信号有效数据进入内存数据从CPU上数据总线I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱动及放大处理功能。5)I/O电路6)集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态缓冲器。7)其他外围电路对不同类型的存储器系统，有时需要一些特殊的外围电路，如动态刷新电路等。第二节读写存储器RAM在微机系统的工作过程中可以随时地对其中的各个存储单元进行读/写操作。一、静态RAM1)基本存储单元ABVcc(+5V)T3T4T1T2T1，T2控制管T3，T4负载管T1截止，T2导通A=1(高电平)B=0(低电平)1010T1导通，T2截止A=0(低电平)B=1(高电平)ABVcc(+5V)T3T4T1T20101电路具有两个相对的稳定状态，在没有外触发的条件下状态是稳定不变的双稳电路ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地址译码线接Y地址译码线写过程1)X译码线为高,T5,T6导通；2)Y译码线为高,T7,T8导通;3)数据信号从两边I/O输入,使T1,T2分别导通或截止；4)X,Y译码信号消失,存储单元状态稳定保持。T7,T8是公用的，不属于具体的存储单元ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地址译码线接Y地址译码线读过程1)X译码线为高,T5,T6导通；2)Y译码线为高,T7,T8导通;3)数据信号从A,B输出,送至两边的I/O线上，驱动差动放大器，判断信号值；4)X,Y译码信号消失,存储单元状态保持不变。2)静态RAM存储芯片Intel2114Intel2114是一种1K×4的静态存储芯片，其最基本的存储单元是六管存储电路。10位地址线，4位数据线。有1024个4bit的存储单元。4096个基本存储电路，排列形式为64×64，存储单元的排列形式是64×16，6根地址线用于行译码，4根用于列译码，即每行中每4个基本存储电路是同一地址，但分别接不同的I/O线。………………………………4个存储单元,同一地址,但不同的数据线6根地址线编码,共产生64个译码信号,选择64行4根地址线编码,共产生16个译码信号,选择16列64×64存储矩阵……行选择输入数据控制列I/O电路列选择A0A2A1A9A3A4A5A6A7A8I/O0I/O1I/O2I/O3CSWRVCCGND……CS为高电平，封锁与门，使输入输出缓冲器高阻，数据不能进行读写操作。CS为低电平，WR为高电平，读控制线有效，数据从存储器流向数据总线。读控制线写控制线CS为低电平，WR为低电平，写控制线有效，数据从数据总线流向存储器。64×64存储矩阵……行选择输入数据控制列I/O电路列选择A0A2A1A9A3A4A5A6A7A8I/O0I/O1I/O2I/O3CSWRVCCGND……读控制线写控制线9GND181A62A5A43A3418171615VCCA7A8A95A06A1A27814131211I/O0I/O1I/O2I/O3CSWRIntel2114引脚图A0～A9:地址信号输入，选通1024个地址单元。I/O0～I/O3:数据信号双向，每个地址单元4位二进制。CS：片选，低电平有效，有效时才能对芯片操作WR：读/写控制线，低电平时，数据由数据总线写入存储器；高电平时，数据由存储器输出至数据总线。二、动态RAM1)基本存储单元字选线数据线T1CESDESCD由T1与C构成，当C充有电荷，存储单元为1，反之为0。依靠C的充放电原理来保存信息。写操作：字选线为高，T1导通，数据信息通过数据线进入存储单元；读操作：字选线为高，T1导通，C上的电荷输出到数据线上。分布电容电容C上的电荷会泄漏，所以要定时对存储单元进行刷新操作，补充电荷。2)动态RAM存储芯片Intel2164AIntel2164A是一种64K×1的动态存储芯片，其最基本的存储单元是单管存储电路。8位地址线，1位数据线.存储单元为64×1024个，应该有16根地址线选择唯一的存储单元，由于封装的限制，该芯片只有8位地址线引脚，所以16位地址信息分两次进行接收，相应的分别有行选通和列选通加以协调，在芯片内部，还有8位地址锁存器对一次输入的8位地址进行保存。由于有8位行地址选择线，8位列地址选择线，所以存储体为256×256，分成4个128×128的存储阵列。每存储阵列内的存储单元用7位行列地址唯一选择，再用剩下的1位行列地址控制I/O口进行4选1。128×128存储矩阵128读出放大器1/2(1/128列译码器)128×128存储矩阵128读出放大器1/128行译码器1/128行译码器128×128存储矩阵128读出放大器1/2(1/128列译码器)128×128存储矩阵128读出放大器8位地址锁存器A0A1A2A3A4A5A6A71/4I/O门输出缓冲器Dout行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器W