VS1003中文说明

VS1003-MP3/WMA音频解码器VS1003DataSheet翻译版VS1003特性：●能解码MPEG1和MPEG2音频层III（CBR+VBR+ABR）；WMA4.0/4.1/7/8/95-384kbps所有流文件；WAV(PCM+IMAAD-PCM);产生MIDI/SP-MIDI文件。●对话筒输入或线路输入的音频信号进行IMAADPCM编码●支持MP3和WAV流●高低音控制●单时钟操作12..13MHz●内部PLL锁相环时钟倍频器●低功耗●内含高性能片上立体声数模转换器，两声道间无相位差●内含能驱动30欧负载的耳机驱动器●模拟，数字，I/O单独供电●为用户代码和数据准备的5.5KB片上RAM●串行的控制，数据接口●可被用作微处理器的从机●特殊应用的SPIFlash引导●供调试用途的UART接口●新功能可以通过软件和4GPIO添加VS1003概述：●VS1003是一个单片MP3/WMA/MIDI音频解码器和ADPCM编码器。它包含一个高性能，自主产权的低功耗DSP处理器核VS_DSP4,工作数据存储器，为用户应用提供5KB的指令RAM和0.5KB的数据RAM。串行的控制和数据接口，4个常规用途的I/O口，一个UART，也有一个高品质可变采样率的ADC和立体声DAC，还有一个耳机放大器和地线缓冲器。●VS1003通过一个串行接口来接收输入的比特流，它可以作为一个系统的从机。输入的比特流被解码，然后通过一个数字音量控制器到达一个18位过采样多位ε-ΔDAC。通过串行总线控制解码器。除了基本的解码，在用户RAM中它还可以做其他特殊应用，例如DSP音效处理。PDFcreatedwithpdfFactoryProtrialversion．1参数容许最大范围参数符号最小最大单位模拟正电源AVDD-0.33.6V数字正电源CVDD-0.32.7VI/O正电源IOVDD-0.33.6V所有数字口输出电流±50mA所有数字口输入电压-0.3IOVDD+0.31V操作温度-40+85℃存储温度-60+150℃1不能超过3.64．2建议操作环境参数符号最小值典型值最大值单位环境温度-25+70℃模拟和数字地1AGNDDGND0.0V模拟正电源AVDD2.62.83.6V数字正电源CVDD2.42.52.7VI/O正电源IOVDDCVDD-0.6V2.83.6V输入时钟频率2XTAL11212．28813MHz内部时钟频率CLKI1236.86450.04MHz内部时钟倍频数31.0x3.0x4.0x主机时钟占空比405060%1必须相互连接并尽量靠近VS1003以避免锁存上拉2最大的采样率XTAL1/256,决定了能以正确的速度播放的音频采样率。因此，为了能播放48KHz采样率的音频，XTAL1至少为12.288MHz才能获得正确的播放速度。3复位值为1.0x，复位后设置为3.0x和允许在WMA回放的过程中1.0x增加。4在容许的CVDD电压范围内，最大的时钟频率是50.0MHz(4x12.288MHz或3.5x13.0MHz)。4．3模拟指标测试条件：AVDD=2.5..3.6V,CVDD=2.4..2.7V,IOVDD=CVDD-0.6V..3.6V,TA=-40..+85℃,XTALI=12..13MHz内部时钟倍乘数3.5x，DAC尝试输出1307.894Hz完整的正弦波，测量带宽20Hz..20KHz，模拟输出负载：左声道到地30欧，右声道到地30欧。麦克风测试幅度50mVpp，频率1KHz。线路输入测试幅度1.1V,频率1KHz参数符号最小值典型值最大值单位DAC位宽18bits总谐波失真THD0.10.3%动态范围（DAC非静音）IDR90dB信噪比（完整信号）SNR70dB通道隔离度（串音）5075dB通道隔离度（共地串音）40dB通道失配增益-0.50.5dB频率响应-0.10.1dB完整信号输出电压幅度峰峰值1.31.511.7Vpp线性相位偏离度5Deg度模拟输出负载电阻AOLR16302欧模拟输出负载电容100pF麦克风输入放大器增益MICG26dB麦克风输入幅度501403mVppACPDFcreatedwithpdfFactoryProtrialversion麦克风信噪比MSNR5062dB线路输入幅度220028003mVppAC线路输入总谐波失真LTHD0.060.10%线路输入信噪比LSNR6068dB线路和麦克风输入阻抗100千欧典型值是从5000个器件测试中获取的1+到+间的电压音声音不同会达到3.0V2模拟输出负载可以变低，但低于典型值时，失真度将会增大3超过典型值的幅度将会引起谐波失真增大4．4功耗采用MPEG1.0Layer-3128Kbps采样率产生正弦波来测试，满度输出音量，XTALI为12.288MHz。内部时钟倍频为3.0x，CVCC=2.5V,AVDD=2.8V.参数最小值典型值最大值单位电源消耗AVDD,复位状态0.65.0uA电源消耗CVDD,复位状态3.750.0uA电源消耗AVDD,正弦波测试，30欧到地负载36.9mA电源消耗CVDD，正弦波测试12.4mA电源消耗AVDD，空载7.0mA电源消耗AVDD，输出负载30欧10.9mA电源消耗AVDD，30欧到地负载16.1mA电源消耗CVDD17.5mA4．5数字指标参数符号最小值典型值最大值单位高电平输入电压0.7xIOVDDIOVDD+0.31V低电平输入电压-0.20.3xIOVDDV高电平输出电压在Io=-2.0mA0.7xIDVDDV低电平输出电压在Io=2.0mA0.3xIOVDD输入漏电流-1.01.0uASPI接口输入时钟频率CLKI/6MHz所有输出管脚上升时间负载电容=50pF50nS1必须不能超过3.6V2是在SCI读操作时，在SCI和SDI写操作时允许至CLKI/44．6转换指标—引导初始化参数符号最小值最大值单位XRESET外部复位有效时间2XTALIXRESET外部复位无效到软件就绪16600500001XTALI上电复位，上升至CVDD时间10V/s1当初始化完成后DREQ电平上升，在此之前不能发送任何数据或命令PDFcreatedwithpdfFactoryProtrialversion．1．1LQFP-485．1．2BGA-49PDFcreatedwithpdfFactoryProtrialversion．2LQFP-48和BGA-49封装的管脚分配管脚名称LQFP-48BGA-49Ball管脚类型管脚功能MICP1C3AI同相差分话筒输入，自偏压MICN2C2AI反相差分话筒输入，自偏压XRESET3B1DI低电平有效，异步复位端DGND04D2DGND处理器核与I/O地CVDD05C1CPWR处理器核电源IOVDD06D3IOPWRI/O电源CVDD17D1CPEW处理器核电源DREQ8E2DO数据请求，输入总线GPIO2/DCLK19E1DIO通用I/O2/串行数据总线时钟GPIO3/SDATA110F2DIO通用I/O3/串行数据总线数据XDCS/BSYNC113E3DI数据片选端/字节同步IOVDD114F3IOPWRI/O电源VCO15G2DO时钟压控振荡器VCO输出DGND116F4DGND处理器核与I/O的地XTALO17G3AO晶振输出XTALI18E4AI晶振输入IOVDD219G4IOPWRI/O电源IOVDD3F5IOPWRI/O电源DGND220DGND处理器核与I/O地DGND321G5DGND处理器核与I/O地DGND422F6DGND处理器核与I/O地XCS23G6DI片选输入，低电平有效CVDD224G7CPWR处理器核电源RX26E6DIUART接收口，不用时接IOVDDTX27F7DOUART发送口SCLK28D6DI串行总线的时钟SI29E7DI串行输入SO30D5DO3串行输出CVDD331D7CPWR处理器核电源TEST32C6DI保留做测试，连接至IOVDDGPIO0/SPIBOOT33C7DIO通用I/O0/SPIBOOT,使用100K下拉电阻2GPIO134B6DIO通用I/O1AGND037C5APWR模拟地，低噪声参考地AVDD038B5APWR模拟电源RIGHT39A6AO右声道输出AGND140B4APWR模拟地AGND241A5APWR模拟地GBUF42C4AO公共地缓冲器AVDD143A4APWR模拟电源RCAP44B3AIO基准滤波电容AVDD245A3APWR模拟电源LEFT46B2AO左声道输出AGND347A2APWR模拟地LINEIN48A1AI线路输入1管脚第一功能在新模式有效，后面的功能在兼容模式有效。2除非下拉电阻被使用，SPIBOOT是可靠的PDFcreatedwithpdfFactoryProtrialversion可以用做耳机的公共电压（1.24V），这样，音频输出就不需要大容量的隔离电容，而是直接从VS1003连接至耳机连接器。如果不使用GBUF，左右声道输出必须增加100uF的隔直电容。如果不使用UART，RX必须接IOVDD，TX必须悬空。不允许在XTALO端挂接任何负载注意：这种连接是假定SM_SDINNEW有效情况下，如果SM_SDISHARE也被使用的话xDCS不需要被连接7SPI总线7．1概要SPI总线，最初被用在一些Motorola器件上-也被应用于VS1003的串行数据接口SDI和串行控制接口SCI7．2SPI管脚定义PDFcreatedwithpdfFactoryProtrialversion．2．1VS1002NativeModes(NewMode)VS1002有效模式（新模式）对于VS1003,当SM_SDINEW被置1时，该模式被有效（启动时默认）GPIO2,GPIO3,XDCS分别替换DCLK,SDATA和BSYNC。SDI管脚SCI管脚描述XDCSXCS低电平有效片选输入，高电平强制__________使串行接口进入standby模式，结束当前操作。高电平也强制使串行输出SO变成高阻态。如果SM_SDISHARE为1，不使用XDCS，但是此信号在XCS中产生。SCK串行时钟输入。串行时钟也使用内部的寄存器接口主时钟。SCK可以被门控或是连续的。对任一情况，在XCS变为低电平后，SCK上的第一个上升沿标志着第一位数据被写入。SI串行输入，如果片选有效，SI就在SCK的上升沿处采样。-SO串行输出，在读操作时，数据在SCK的下降沿处从此脚移出，在写操作时为高阻态。7．2VS1001兼容模式当SM_SDINEW被置0时，该模式有效。在此模式中，DCLK,SDATA.BSYNC有效SDI管脚SCI管脚描述-XCS低电平有效片选输入，高电平强制使串行接口进入standby模式，结束当前操作。高电平也强制使串行输出SO变成高阻态。BSYNC-SDI数据与BSYNC的上升沿同步DCLKSCK串行时钟输入。串行时钟也使用内部的寄存器接口主时钟。SCK可以被门控或是连续的。对任一情况，在XCS变为低电平后，SCK上的第一个上升沿标志着第一位数据被写入。SDATASI串行输入。如果XCS为0，SI在SCK的上升沿上采样。-SO串行输出，在读操作时，数据在SCK的下降沿处从此脚移出，在写操作时为高阻态。7．3数据请求脚DREQDREQ脚，在VS1003的FIFO在能够接受数据的时候输出高电平。此时，VS1003可获取至少32Byte的SDI数据或一个SCI命令。遵循这个标准，当DREQ变低时，发送器必须停止发送新的数据。因为有32Byte的保险区域（数据缓冲区