1第一章实时数字信号处理与DSP芯片(31张)

1DSP原理及应用实时信号处理-1•1、处理器的速度大于信号的产生或应用的速度。•2、处理器的运算速度满足系统对响应时间的要求。2实时信号处理-2•3、必须满足一定的峰值负荷要求。一个实时系统的负荷可能是不均匀的。但整个系统必须满足额定的峰值负荷要求，即在负载重，甚至超负荷的情况下，某些关键任务一定要得到满足。•4、实时系统的可靠性至关重要。一般的实时系统都是工作在条件恶劣的不适合人参与的环境小。温度变化大、振动强烈和电磁干扰强的特点，要求实时系统不但需要采用工业级元器件。而且还要在系统级的设计中采取容错设计。34什么是DSP芯片DSP：DigitalSignalProcessingDSPs:DigitalSignalprocessors内部采用程序和数据分开的哈佛结构；具有专门的硬件乘法器；广泛采用流水线操作；提供特殊的DSP指令；适用于快速实现各种数字信号处理算法。56实时性的要求（一）：系统必须在有限的时间内对外部输入信号完成指定的操作，即信号的处理速度必须大于或等于信号的输入速度。7IP电话（voiceoverIP）8电动机方向舵实时性的要求（二）从信号输入到结果输出的延迟必须足够小，即响应时间满足系统的要求。9医疗诊断1011为什么要用DSP芯片，而不是模拟器件来对信号进行处理？•模拟电路的性能要取决于温度等环境因素。而数字滤波器则基本上不受环境的影响。•DSP易于在非常小的宽容度内进行计算，因为其性能并不取决于性能离散的器件组合。•一个模拟电路一旦制造出来，其特性（例如通带频率范围）是不容易改变的。使用DSP实现数字信号处理，就可以通过对其重新编程来改变系统的特性。12信号处理方式的比较比较因素模拟方式数字方式修改设计的灵活性修改硬件设计，或调整硬件参数改变软件设置精度元器件精度A/D的位数和计算机字长，算法可靠性和可重复性受环境温度、湿度、噪声、电磁场等干扰和影响大不受这些因素的影响大规模集成尽管已有一些模拟集成电路，但品种较少、集成度不高、价格较高DSP器件体积小、功能强、功耗小、一致性好、使用方便、性能/价格比高实时性除开电路引入的延时外，处理是实时的由计算机的处理速度决定高频信号的处理可以处理包括微波毫米波乃至光波信号按照奈准则的要求，受S/H、A/D和处理速度的限制13能够进行数字信号处理的CPU通用处理器（GPP）采用冯.诺依曼结构，程序和数据的存储空间合二而一8-bitApple（6502），NECPC-8000（Z80）8086/286/386/486/Pentium/PentiumII/PentiumIIIPowerPc64-bitCPU（SUNSparc，DECAlpha,HP）CISC复杂指令计算机,RISC精简指令计算机采取各种方法提高计算速度，提高时钟频率，高速总线，多级Cashe，协处理器等SingleChipComputer/MicroControllerUnit（MCU）具有通用CPU所具有的ALU和CU，还有存储器（RAM/ROM）寄存器，时钟，计数器，定时器，串/并口，有的还有A/D，D/AINTELMCS/48/51/96（98）MOTOROLAHCS05/011ARM7，9，……DSP采用哈佛结构，程序和数据分开存储采用一系列措施保证数字信号的处理速度，如对FFT的专门优化14DSP与通用处理器的比较1对密集的乘加法运算的支持2存储器结构3零开销循环4定点，浮点计算6执行时间的预测5专门的寻址方式8开发工具的要求7多处理器接口9JTAG（JointTestActionGroup）标准测试接口（IEEE1149标准接口）15DSP芯片的第一步•1978AMI公司1979美国Iintel公司第一个单片DSP芯片。但是这两种芯片内部都没有现代DSP芯片所必须的单周期指令功能。•1980年。日本NEC公司μPD7720第一个具有乘法器的商用DSP芯片。•1982日本Hitachi公司浮点DSP芯片（CMOS工艺）。•1983日本Fujitsu公司指令周期120ns，双内部总线•第一个高性能的浮点DSP芯片应是AT&T公司于1984年推出的DSP32。16第一代（1982）TMS320C1x；第二代TMS320C2x；第三代TMS320C3x；第四代TMS320C40/C44；第五代TMS320C50/C51/C52/C53；第六代TMS320C6000；还有多种不同领域的DSP芯片（P13图1.1）目前最成功：美国德克萨斯仪器公司（TexasInstruments，TI）17发展趋势从运算速度来看，MAC（一次乘法和一次加法）时间已经从80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），处理能力提高了10多倍。内部关键的乘法器部件从1980年的占模区的40左右下降到5以下，片内RAM增加一个数量级以上。从制造工艺来看，1980年采用4μ的N沟道MOS工艺，而现在则普遍采用亚微米CMOS工艺。引脚数量从1980年的最多64个增加到现在的200个以上，引脚数量的增加，意味着结构灵活性的增加。DSP芯片的发展，使DSP系统的成本、体积、重量和功耗都有很大程度的下降。18DSP厂商的芯片（一）公司/名称芯片/核定点/浮点字长(bits)指令长度(bits)钟频(MHz)DSPGroupPineDSPCoreCoreFixed161640OakDSPCoreCoreFixed161680TeakDSPCoreCoreFixed1616130PalmDSPCoreCoreFixed16/20/2416/32150ARMPiccoloCoreFixed1616/3270HitachiSH-DSPChipFixed1616/326619DSP厂商的芯片（二）公司/名称芯片/核定点/浮点字长(bits)指令长度(bits)钟频(MHz)IBMC54XDSPCoreFixed161666MentorGraphicsM320C50CoreFixed1616Siemens(Infineon)TriCoreBothFixed3216/3280CarmelBothFixed1624/48120ZoranZR386xxChipFixed203240ZSPCorporationZSP164xxChipFixed161620020DSP芯片的四大家族（近期1990年前后）•AnalogDevices[ADSP-21xx][TigerSharcDSP][SHARCDSP]•Lucent[DSP-16xx][DSP16000]•Motorola[DSP-56800][DSP563xx]•Lucent/Motorola[StarCoreSC100]•TexasInstrument[TMS320C2000][TMS320C5000][TMS320C6000][TMS320DM640][OMAP]21AnalogDevicesADSP-21xxTigerSharcDSPSHARCDSP•16-bitDSP，支持定点和浮点运算•带8-bit保护位的40-bit•ACC单周期执行指令多数指令•可以条件执行•VLIW（超长指令字）结构可以在一个机器周期内执行四条指令•该系列DSP具有SIMD（单条指令多个数据）的能力•内部集成有大容量的SRAM（第一个TigerSharcDSP集成了6Mbit的RAM）•ADI公司的软硬件开发工具：VisualDSP集成开发环境22LucentDSP-16xxDSP16000•16-bit定点DSP•具有16316-bit的乘法器•36-bit的ALU/移位器•所有片种都有片内ROM•工作在2.7-4.75V•双MAC单元•支持16332-和32332-bit的乘法ALU•支持16-、32-、40-bit运算•X和Y存储器具有32-bit数据宽度•软件工具：ANSIC编译器、汇编器、连接器、调试器和软仿真器。用TargetView通信系统通过JTAG来作独立的或连网的硬件仿真可以图形化地显示通过DSP的数据流。这样，用户可以观察到处理器中没有充分使用的部分，修改代码来提高效率。SynopsysCOSSAP,CadenceSPW,以及MathworksMatlab等第三方的工具。23MotorolaDSP-56800DSP563xx•16，24-bit定点DSP•带有控制功能的DSP•可以中断的硬件do循环•七级流水，•具有条件ALU指令•以寄存器为基础的结构•与核执行单元并发的六通道DMA操作•多数器件工作于3.3V，并兼容5V的I/O；有些器件工作于1.8V,兼容3.3V的I/O，工作于2.7V和70MHz•与核并行工作的滤波器协处理器•使用OnCE口，通过JTAG接口作片上仿真。CodeWarrior提供集成的开发环境。24Lucent/MotorolaStarCoreSC100•16-bit定点DSP核•DSP结构可以升级•可变长度指令提高代码的效率和并行性•更好的C程序编译器25•TMS320C5000•结构特点16-bit定点DSPC55x有双MAC单元；C54x有单MAC单元C55的指令长度可变，且没有排队的限制C55x有12组总线；C54x有8组总线工作于0.9V和300MHz•综合介绍C55x和C54x源代码兼容，而C5x和C2x源代码兼容。C54x关注于低功耗，而C55x则将低功耗提到一个新水平：300MHz的C55x和120MHz的C54x相比，性能提高5倍，而功耗则降到六分之一。26•TMS320C6000•结构特点第一块C64x可以达到750MHz超长指令字（VLIW）结构具有与RISC类似的特点C编译器与结构结合紧密8个功能块提高了并行性•综合介绍TI的TMS320C6000是基于超长指令字（VLIW）结构的通用DSP系列。该结构包括定点的C62x、浮点的C67x和新的C64x。C64x和C62x代码兼容，但结构有显著的加强，其初期的工作频率可达750MHz。C67x在C62x八个功能块中的六个上增加了浮点功能，因此其指令集是不同的。27•TMS320DM64xDSPs•特点针对视频进行优化的VC1/WMV9FullD1SD解码MPEG-2MP@MLSD解码MPEG-4ASPFullD1SD解码专用视频处理子系统后端——集成OSD，四个视频DAC，24位数字RGB输出C编译器与结构结合紧密。前端——图像缩放工具、影像处理引擎、16位数字输入。视频编码/解码定点数字信号处理采用达芬奇技术综合介绍•TMS320DM64x架构是一款高度集成的片上系统(SoC)，集成了数字视频所需的许多外部组件，使硬件材料清单成本降低了50%。DM64x器件建立在TI性能卓越的TMS320C64x+™DSP内核基础之上，ARM926处理器、视频加速器、网络外设及外部存储器／存储设备接口等都专门为视频功能进行了调节。TMS320DM6443针对视频编码及解码应用进行了调优，可提供数字视频解码所需要的全部组件，包括带集成式图像缩放工具及画中画(OSD)引擎的模拟及数字视频输出。TMS320DM6446则特别适合视频编码与解码，其专门的视频处理前端添加了视频编码功能，能够捕获各种数字视频格式。28达芬奇（DaVinciTM）技术介绍•达芬奇技术是业界第一款集成了DSP处理器、软件、工具以及技术支持的综合型解决方案。适用于开发优化的数字视频终端设备。达芬奇技术由组件优化构成，这些组件可以使数字视频终端设备相互支持：•达芬奇处理器达芬奇处理器基于业界最高性能的DSP平台—TITMS320C6000™，其充分利用了TI最新的C64x+™DSP内核。达芬奇处理器包含基于可扩展、可编程DSP的SoC（可从DSP与ARM内核进行定制），同时还包含优化的加速器与外设，以全方位满足各种数字视频终端设备对价格、性能以及功能等多方面的需求。29•达芬奇软件运行于达芬奇处理器之上的达芬奇软件将充分利用芯片资源，其内置于可配置的框架内，并通过流行操作系统内