49数字逻辑电路

1数字逻辑电路组合逻辑电路——组合电路时序逻辑电路——时序电路功能上：任何时刻的稳定输出，不仅与该时刻输入有关，还与电路原状态有关，即与以前的输入有关。结构上：由组合电路和存储电路组成。1、组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关2、时序电路：组合逻辑电路一、定义若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。二、结构组合逻辑电路X1X2XnF1F2Fm输入信号输出信号三、描述可用一组逻辑函数表达式进行描述其逻辑功能，函数表达式可表示为Fi=fi(X1,X2，…，Xn)i=1,2,…,m组合电路具有两个特点：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在反馈回路。四、特点所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系。一分析的一般步骤逻辑电路图改进电路用卡诺图化简表达式分析逻辑功能列出真值表写出逻辑表达式五、组合逻辑电路的分析二、分析举例例分析下图所示组合逻辑电路。解①根据逻辑电路图写出输出函数表达式A=P1②化简输出函数表达式用代数法对输出函数F的表达式化简如下：③列出真值表该函数的真值表如下：00000011010101111001101111011110ABCF④功能评述由真值表可知，该电路具有检查输入信号取值是否一致的逻辑功能，一旦输出为1，则表明输入不一致。通常称该电路为“不一致电路”由分析可知，该电路的设计方案并不是最简的。根据化简后的输出函数表达式，可采用异或门和或门画出实现给定功能的逻辑电路图如下图所示。根据问题要求完成的逻辑功能，求出在特定条件下实现给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。逻辑电路逻辑功能分析设计由于实际应用中提出的各种设计要求一般是用文字形式描述的，所以，逻辑设计的首要任务是将文字描述的设计要求抽象为一种逻辑关系。对于组合逻辑电路，即抽象出描述问题的逻辑表达式。1六、组合逻辑电路设计设计的一般过程：1.建立给定问题的逻辑描述这一步的关键是弄清楚电路的输入和输出，建立输入和输出之间的逻辑关系，得到描述给定问题的逻辑表达式。求逻辑表达式有两种常用方法，即真值表法和分析法。2.求出逻辑函数的最简表达式（与或表达式）为了使逻辑电路中包含的逻辑门最少且连线最少，要对逻辑表达式进行化简，求出描述设计问题的最简表达式。3.选择逻辑门类型并将逻辑函数变换成相应形式根据简化后的逻辑表达式及问题的具体要求，选择合适的逻辑门，并将逻辑表达式变换成与所选逻辑门对应的形式。4.画出逻辑电路图设计过程可视具体情况灵活掌握。解分析:“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。令逻辑变量A、B、C---分别代表参加表决的3个成员，并约定逻辑变量取值为0表示反对，取值为1表示赞成；逻辑函数F----表示表决结果。F取值为0表示决议被否定，F取值为1表示决议通过。按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1，其他情况下函数F的值为0。例设计一个三变量“多数表决电路”。①建立给定问题的逻辑描述假定采用“真值表法”，可作出真值表如下表所示。00000010010001111000101111011111ABCF由真值表可写出函数F的最小项表达式为F(A,B,C)=∑m(3,5,6,7)②求出逻辑函数的最简表达式作出函数F(A,B,C)=∑m(3,5,6,7)的卡诺图如下图所示。用卡诺图化简后得到函数的最简“与-或”表达式为③选择逻辑门类型并进行逻辑函数变换假定采用与非门构成实现给定功能的电路，则应将上述表达式变换成“与非-与非”表达式。即时序逻辑电路时序逻辑电路的定义、结构和特点若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。一、定义二、结构时序逻辑电路由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。图中，CP为时钟脉冲信号，它是否存在取决于时序逻辑电路的类型。时序逻辑电路的状态y1,…，ys是存储电路对过去输入信号记忆的结果，它随着外部信号的作用而变化。次态与现态的概念:在对电路功能进行研究时，通常将某一时刻的状态称为“现态”，记作yn，简记为y；将在某一现态下，外部信号发生变化后到达的新的状态称为“次态”，记作yn+1。三、特点☆电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；☆电路中包含反馈回路，通过反馈使电路功能与“时序”相关；☆电路的输出由电路当时的输入和状态(对过去输入的记忆)共同决定。四、时序逻辑电路的分类一、按电路的工作方式分类按照电路的工作方式，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两种类型。1.同步时序电路（1）特点：电路中有统一的定时信号，存储器件采用时钟控制触发器，电路状态在时钟脉冲控制下同时发生转换，即电路状态的改变依赖于输入信号和时钟脉冲信号。（2）现态与次态同步时序电路中的现态与次态是针对某个时钟脉冲而言的。现态----指时钟脉冲作用之前电路所处的状态。次态----指时钟脉冲作用之后电路到达的状态。注意：前一个脉冲的次态即后一个脉冲的现态！（3）对时钟的要求脉冲的宽度：必须保证触发器可靠翻转；脉冲的频率：必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。2.异步时序逻辑电路异步时序逻辑电路的存储电路可由触发器或延时元件组成，电路中没有统一的时钟信号同步，电路输入信号的变化将直接导致电路状态的变化。二、按电路输出对输入的依从关系分类根据电路的输出是否与输入直接相关，时序逻辑电路可以分为Mealy型和Moore型两种不同的模型。1．Mealy型电路：若时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序逻辑电路。2．Moore型电路：若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序逻辑电路。三、按输入信号形式分类时序逻辑电路的输入信号可以是脉冲信号也可以是电平信号。根据输入信号形式的不同，时序逻辑电路通常又被分为脉冲型和电平型两种类型。同步时序逻辑电路的描述方法一、逻辑函数表达式同步时序电路的结构和功能，可用三组逻辑函数表达式描述。1．输出函数表达式：是一组反映电路输出Z与输入x和状态y之间关系的表达式。Zi=fi(x1，…，xn,y1,…，ys)i=1,2,…,m（Mealy型电路)Zi=fi(y1，…，ys)i=1,2,…,m（Moore型电路）2．激励函数表达式：激励函数又称为控制函数，它反映了存储电路的输入Y与外部输入x和电路状态y之间的关系。其函数表达式为Yj=gj(x1，…，xn,y1,…，ys)j=1,2,…,r3．次态函数表达式：次态函数用来反映同步时序电路的次态y(n+1)与激励函数Y和电路现态y之间的关系，它与触发器类型相关。其函数表达式为yln+1=kl(Yj，yl)j=1,2,…,r；l=1,2,…，s二、状态表状态表：反映同步时序电路输出Z、次态yn+1与电路输入x、现态y之间关系的表格，又称为状态转移表。Mealy型同步时序电路状态表的格式如作下表所示。表中，列数=输入的所有取值组合数；行数=触发器的状态组合数。三、状态图状态图：是一种反映同步时序电路状态转换规律及相应输入、输出取值关系的有向图。Mealy型电路状态图的形式如图(a)所示。图中，在有向箭头的旁边标出发生该转换的输入条件以及在该输入和现态下的相应输出。x/zxMoore型电路状态图的形式如图(b)所示，电路输出标在圆圈内的状态右下方，表示输出只与状态相关。状态表是同步时序电路分析和设计中常用的工具，它非常清晰地给出了同步时序电路在不同输入和现态下的次态和输出。Moore型电路状态表的格式如左下表所示。四、时间图时间图是用波形图的形式来表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系，通常又称为工作波形图。在时间图上，可以把电路状态转换的时刻形象地表示出来。同步时序逻辑电路分析分析的方法和步骤常用方法有表格法和代数法。一、表格分析法的一般步骤1．写出输出函数和激励函数表达式。2．借助触发器功能表列出电路次态真值表。3．作出状态表和状态图（必要时画出时间图）。4．归纳出电路的逻辑功能。二、代数分析法的一般步骤由分析步骤可知，两种方法仅第二步有所不同，分析中可视具体问题灵活选用。1．写出输出函数表达式和激励函数表达式。2．把激励函数表达式代入触发器的次态方程，导出电路的次态方程组。3．作出状态表和状态图（必要画出时间图）。4．归纳出电路的逻辑功能。分析举例例用表格法分析下图所示同步时序逻辑电路。解该电路的输出即状态变量，因此，该电路属于Moore型电路的特例。1.写出输出函数和激励函数表达式J1=K1=1；J2=K2=x⊕y12．列出电路次态真值表JKQ(n+1)00011011Q01Q3．作出状态表和状态图现态y2y1次态y2(n+1)y1(n+1）X=0X=1000110110110110011000110状态表4．描述电路的逻辑功能。由状态图可知，该电路是一个2位二进制数可逆计数器。当输入x=0时，可逆计数器进行加1计数，其计数序列为00011011当输入x=1时，可逆计数器进行减1计数，00011011例试用代数法分析下图所示同步时序逻辑电路的逻辑功能。解该电路由一个J-K触发器和四个逻辑门构成，电路有两个输入端x1和x2，一个输出端Z。输出Z与输入和状态均有直接联系，属于Mealy型电路。1．写出输出函数和激励函数表达式2．把激励函数表达式代入触发器的次态方程，得到电路的次态方程组该电路的存储电路只有一个触发器，因此，电路只有一个次态方程。根据J-K触发器的次态方程和电路的激励函数表达式，可导出电路的次态方程如下：3．根据次态方程和输出函数表达式作出状态表和状态图根据次态方程和输出函数表达式，可以作出该电路的状态表和状态图如下。014．画出时间图，并说明电路的逻辑功能时钟节拍：12345678输入x1：00110110输入x2：01011100状态y：“0”0001111输出Z：0110010101设电路初态为“0”，输入x1为00110110，输入x2为01011100，根据状态图可作出电路的输出和状态响应序列如下:根据状态响应序列可作出时间图如下：分析时间图可知，该电路实现了串行加法器的功能。其中x1为被加数，x2为加数，它们按照先低位后高位的顺序串行地输入。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行地输出“和”数。时钟节拍：12345678输入x1：00110110输入x2：01011100状态y：“0”0001111输出Z：01100101同步时序逻辑电路的设计同步时序逻辑电路的设计是指根据特定的逻辑要求，设计出能实现其逻辑功能的时序逻辑电路。显然，设计是分析的逆过程，即：同步时序逻辑电路设计追求的目标是，使用尽可能少的触发器和逻辑门实现预定的逻辑要求！逻辑电路逻辑功能分析设计2．状态化简，求得最小化状态表；设计的一般步骤如下：1．形成原始状态图和原始状态表；3．状态编码，得到二进制状态表；4．选定触发器的类型，并求出激励函数和输出函数最简表达式；5．画出逻辑电路图。建立原始状态图和原始状态表原始状态图和原始状态表是对设计要求的最原始的抽象。建立正确的原始状态图和状态表是同步时序电路设计中最关键的一步。一、确定电路模型设计成Mealy型？Moore型？形成原始状态图时一般应考虑如下几个方面问题：二、设立初始状态时序逻辑电路在输入信号开始作用之前的状态称为初始状态。三、根据需要记忆的信息增加新的状态同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。四、确定各时刻电路的输出在建立原始状态图时，必须确定各时刻的输出值。在Moore型电路中，应指明每种状态下对应的输出；在Mealy型电路中应指明从每一个状态出发，在不同输入作用下的输出值。状态化简什