EDA技术与应用(可编程逻辑器件)

1第7章可编程逻辑器件7.1可编程逻辑器件的基本原理7.2可编程逻辑器件的设计技术7.3可编程逻辑器件的编程与配置27.2可编程逻辑器件的设计技术7.2.1概述在PLD没有出现之前，数字系统的传统设计往往采用“积木”式的方法进行，实质上是对电路板进行设计，通过标准集成电路器件搭建成电路板来实现系统功能，即先由器件搭成电路板，再由电路板搭成系统。数字系统的“积木块”就是具有固定功能的标准集成电路器件，如TTL的74/54系列、CMOS的4000/4500系列芯片和一些固定功能的大规模集成电路等，用户只能根据需要选择合适的集成电路器件，并按照此种器件推荐的电路搭成系统并调试成功。设计中，设计者没有灵活性可言，搭成的系统需要的芯片种类多且数目大。3PLD的出现，给数字系统的传统设计法带来新的变革。采用PLD进行的数字系统设计，是基于芯片的设计或称之为“自底向上”（Bottom-Up）的设计，它跟传统的积木式设计有本质的不同。它可以直接通过设计PLD芯片来实现数字系统功能，将原来由电路板设计完成的大部分工作放在PLD芯片的设计中进行。这种新的设计方法能够由设计者根据实际情况和要求定义器件的内部逻辑关系和管脚，这样可通过芯片设计实现多种数字系统功能，同时由于管脚定义的灵活性，不但大大减轻了系统设计的工作量和难度，提高了工作效率，而且还可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的稳定性和可靠性。4IEEE标准的HDL（如VHDL和VerilogHDL）给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为“自顶向下”（Top-Down）的设计法。自顶向下的设计采用功能分割的方法从顶向下逐次将设计内容进行分块和细化。在设计过程中采用层次化和模块化将使系统设计变得简洁和方便，其基本设计思想如图7.15所示。层次化设计是分层次、分模块地进行设计描述。描述器件总功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在下层，称为底层设计；底层模块还可以再向下分层，直至最后完成硬件电子系统电路的整体设计。5系统设计模块A模块B模块C模块A1模块A2模块A3模块B1模块B2模块B3模块C1模块C2模块C3图7.15“自顶向下”设计法示意图67.2.2可编程逻辑器件的设计流程可编程逻辑器件的设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。这个设计流程与第1章1.2节中叙述的EDA设计流程基本相同，这里不再重复。77.2.3在系统可编程技术在系统可编程（In-SystemProgrammable，简称ISP）技术是20世纪80年代末Lattice公司首先提出的一种先进的编程技术。在系统可编程是指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。支持ISP技术的可编程逻辑器件称为在系统可编程器件（ISP-PLD），例如Lattice公司生产的ispLSI1000~ispLSI8000系列器件属于ISP-PLD。87.2.4边界扫描技术边界扫描测试BST（Boundary-ScanTesting）是针对器件密度及I/O口数增加，信号注入和测取难度越来越大而提出的一种新的测试技术。它是由联合测试活动组织JTAG提出来的，而后IEEE对此制定了测试标准，称为IEEE1149.1标准。边界扫描测试技术主要解决芯片的测试问题。97.3可编程逻辑器件的编程与配置由于可编程逻辑器件具有在系统下载或重新配置功能，因此在电路设计之前就可以把其焊接在印刷电路板上，并通过电缆与计算机连接。在设计过程中，以下载编程或配置方式来改变可编程逻辑器件的内部逻辑关系，达到设计逻辑电路目的。目前常见的可编程逻辑器件的编程和配置工艺包括基于电可擦存储单元的E2PROM或Flash技术的编程工艺、基于SRAM查找表的编程单元的编程工艺和基于反熔丝编程单元的编程工艺三种。107.3.1CPLD的ISP方式编程ISP方式是当系统上电并正常工作时，计算机就可以通过CPLD器件拥有的ISP接口直接对其进行编程，器件被编程后立即进入正常工作状态。CPLD的编程和FPGA的配置可以使用专用的编程设备，也可以使用下载电缆。例如用Altera公司的ByteBlaster（MV）并行下载电缆，将PC机的并行打印口与需要编程或配置的器件连接起来，在MAX+plusII工具软件的控制下，就可以对Altera公司的多种CPLD和FPGA进行编程或配置。11JTAG接口本来是用作边界扫描测试（BST）的，把它用作编程接口则可以省去专用的编程接口，减少系统的引出线。采用JATG模式对CPLD编程下载的连线如图7.22所示。这种连线方式既可以对CPLD进行测试，也可以进行编程下载。12图7.22CPLD编程下载连线图TCKTDOTMSTDIAlteraMAX7000系列器件GNDVCC241013591k1k1k13由于ISP器件具有串行编程方式，即菊花链结构，其特点是各片共用一套ISP编程接口，每片的SDI输入端与前一片的SDO输出端相连，最前面一片的SDI端和最后一片的SDO端与ISP编程口相连，构成一个类似移位寄存器的链形结构。因此采用JTAG模式可以对多个CPLD器件进行ISP在系统编程，多CPLD芯片ISP编程下载的连线如图7.23所示。14GND图7.23多CPLD编程下载连线图VCC241013591k1k1kTDOTDITCKTMSTDOTDITCKTMSTDOTDITCKTMSAltera的MAX7000系列器件或其他JTAG器件157.3.2使用PC机的并口配置FPGA基于SRAMLUT结构的FPGA不属于ISP器件，它是以在线可重配置方式ICR（InCircuitReconfigurability）改变芯片内部的结构来进行硬件验证。利用FPGA进行电路设计时，可以通过下载电缆与PC机的并口连接，将设计文件编程下载到FPGA中。使用PC机的并口通过ByteBlaster下载电缆对多个FPGA器件进行配置的电路连接如图7.24所示。16图7.24多FPGA芯片配置连线图VCC241013591k1kCONF_DONEnSTATUSDCLKnCEOMSEL1MSEL2nCEDATA0nCONFIGCONF_DONEnSTATUSDCLKnCEOMSEL1MSEL2nCEDATA0nCONFIG1k1k1k