(整理)集成电路概述.

精品文档精品文档集成电路的重要性信息化基础的十项关键技术微电子技术;软件技术;计算机技术;通信技术;信息网络技术;多媒体技术;虚拟现实技术;信息安全技术;数字技术与数字化生活;生物电子技术知识经济的支柱产业—微电子产业和科学技术对我国以及世界经济都有着举足轻重的作用，成为一个国家综合国力的重要标志之一。微电子芯片和软件是信息产业的基础和核心。原始硅材料经过人们的设计和一系列特定的工艺技术加工创造，将体现信息采集、加工、运算、传输、存储和随动执行功能的信息系统集成并固化在硅芯片上，成为信息化的基础，一芯千金。现代经济发展的数据表明，GNP每增长100需要10元左右电子信息工业产值和1元集成电路产值的支持。以单位质量钢筋对GNP的贡献为1计算，则小汽车为5，彩电为30，计算机为1000，而集成电路的贡献率则高达2000。微电子技术和产业成为世界各国综合国际竞争力的标志之一。目前,以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元,而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%,现代经济发展的数据表明,每l~2元的集成电路产值,带动了10元左右电子工业产值的形成,进而带动了100元GDP的增长。目前,发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山(2001年为43.6%)。预计未来10年内,世界集成电路销售额将以年平均15%的速度增长,2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点,拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。集成电路的发展1946第一台通用计算机-电子数字集成计算器ENIAC(ElectronicNumericalIntegratorandCalculator)18,000个真空电子管;1947贝尔实验室锗NPN晶体管。1952年提出了集成电路的设想。1958年发明了第一块集成电路，12个元件，锗半导体。GordonMoore:Intel的创立者。预言：每个芯片晶体管的数目以指数形式增加，每18个月翻一番。自从1958年集成电路诞生以来，经历了：SSSSIIMMSSIILLSSIIVVLLSSIIUULLSSIIGGSSII晶晶体体管管数数110022110022~~110033110033~~110055110055~~110077110077~~110099110099门门数数11001100~~110022110022~~110044110044~~110066110066~~110088110088集成电路工艺的发展特点特征尺寸越来越小（经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18微米的水平，而当前国际水平为0.09微米）；芯片尺寸越来越大；单片上的晶体管数目越来越多；时钟频率越来越快；电源电压越来越低；布线层数越来越多；IO引脚越来越多；集成电路的发展方向开发超高速的集成电路；超高集成度电路；低功耗集成电路；专用集成电路；SoC是国际超大规模集成电路的发展趋势和新世纪集成电路的主流SOC的三大支持技术★软硬件协同设计•面向各种系统的功能划分理论：计算机、通讯等★IP技术•软IP核：行为描述•固IP核：门级描述•硬IP核：以基于深亚微米的新器件模型和电路模拟基础上、在速度与功耗上经过优化并有最大工艺容差的模块最有价值精品文档精品文档★模块界面间的综合分析技术•IP模块间的胶联逻辑技术(gluelogic)•IP模块综合分析及其实现技术集成电路的设计CMOS技术的特点：速度：双极型nMOSCMOS电路功耗：双极型nMOSCMOS电路集成度：双极型nMOSCMOS电路BiCMOS（双极互补型金属氧化物半导体）具有双极型与CMOS电路共有的长处，但设计与制造复杂。优点：a)传输特定理想，过渡区比较陡；b)逻辑摆幅大：Vol=Vdd,Vol=0；c)噪声容限大；d)功耗小。几种集成电路的设计方式★全定制设计：定义：一种基于晶体管级的设计方法。设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由集成电路厂家去进行掩膜制造，做出产品。特点：设计人员可以从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优性能的芯片，但这种设计周期长、成本高，适用于要求性能高或批量很大的芯片。★半定制设计：半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑器件设计。都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间★门阵列设计又称“母片”(MasterSlice)法，是早期开发并得到广泛应用的ASIC技术，母片是IC工厂按规格事先生产的芯片，内部包括集中基本逻辑门、触发器等，芯片中留有一定的连线区。用户可以根据所需要的功能设计电路，确定连线方式，然后再交厂家布线。这种设计方法过程简单、周期短、成本低，但门利用率低、面积大，不利于设计高性能的芯片。★标准单元法库单元法，是厂家将预先配置好、经过测试，具有一定功能的逻辑块，作为标准单元储存在数据库中。设计人员在电路设计完成后，利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也比较高。★可编程逻辑器件设计可编程逻辑器件是一种已完成了全部工艺制造、可直接从市场上购得的产品，用户只要通过对器件编程就可实现所需要的逻辑功能。这种设计方法成本低、使用灵活、设计周期短、可靠性高、承担风险小。在电子系统开发阶段的硬件验证过程中，一般都采用可编程逻辑器件，精品文档精品文档以期尽快开发新的产品，迅速占领市场。等大批量生产时，再根据实际情况转换成前面的几种方法中的一种进行“再设计”。集成电路设计流程1．系统规范说明（SystemSpecification）包括系统化功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等2．行为设计（SystemC、Verilog,VHDL）3．行为模拟验证：主要是检验用户的设计是否实现了Specification需要的功能。激励与控制：输入端口设置，测试向量，测试模式设置，同步。响应分析器和监测器：可以及时监控输出信号变化，可以判断输出信号是正确、合法、错误、非法等等。测试基准（Testbench）：通常是指对设计进行一系列的输入或者激励，然后有选择的观察相应。(verilog,C)验证工具：VCS(VerilogCompileSimulator,Synopsys)4．综合与优化综合：是将行为描述的电路、RTL级的电路转换到门级的过程；它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。综合主要包括三个阶段：转换(Translation)、优化(Optimization)与映射(Mapping)。★转换阶段：将高层语言描述的电路用门级的逻辑来实现，构成初始的未优化的电路。★优化与映射：对已有的初始电路进行分析，去掉电路中的冗余单元，并对不满足限制条件的路径进行优化，然后将优化之后的电路映射到由制造商提供的工艺库上。DC(DesignCompiler,Synopsys)5．静态时序分析STA(StaticTimingAnalysis)静态时序分析STA（StaticTimingAnalysis）:是验证设计的时序是否正确的一种非常有效的方法。静态时序分析的基本思想:是在设计中找到关键路径★关键路径是设计中决定芯片最大工作频率的信号传播路径执行静态时序分析可以分为三个基本步骤:★第一步是通过静态时序分析工具将电路网表看成一个拓扑图★第二步是延迟计算。•连线延时(netdelay)•单元延时(celldelay)★第三步是延迟计算宽度优先查找法（breadth-firstsearch），找到关键路径。时序验证工具:cadence的pearl、synopsys的primetime6．布局布线(PlaceandRoute)精品文档精品文档布局布线的目的是:将前端提供的网表（netlist）实现成版图(layout)工具：cadence的SE（siliconensemble）和Synopsys的Apollo，cadence的virtruso7．版图后分析DRC（DesignRuleCheck）：保证版图满足流片厂家的设计规则LVS（LayoutVersusSchematic）：证明版图的逻辑与网表是一致的如果两个网表不一样，这时手工修改版图，使之与要实现的网表相一致DRC/LVS的工具：cadence的DIVA/DRACULA、synopsys的Hercules、mentor的calibre提取版图的延时信息（RCExtract）：★cadence的hyperExtract、★Synopsys的starrc★mentor的xcalibreEDA软件工具的发展集成电路的设计是连接市场和制造之间的桥梁，是集成电路的产品开发的入口。成功的产品来源于成功的设计，成功的设计取决于优秀的设计工具。1．在集成电路产业发展初期，集成电路设计附属于半导体工业加工。第一代的ICCAD系统为IC设计师提供方便的版图编辑、设计验证和数据转换等功能。70年代以Applicon,Calma,CV为代表的版图编辑+DRC2．70年代末，80年代初，ICCAD技术进入了第二代，为设计师提供了方便的原理图编辑、仿真和物理版图的不图、验证功能。以Mentor,Daisy,Valid为代表的CAD系统，从原理图输入、模拟、分析、到自动布图及验证。3．90年代初，ICCAD技术进入第三代，包括有系统级的设计工具。以Candence,Sysopsys,Avanti等为代表的ESDA系统，包括有系统级的设计工具。4．目前，第四代ICCAD工具－EDA工具的开发正在紧锣密鼓的进行。由于集成电路的工艺水平已经进入深亚微米（0.6微米），在0.8微米以下，连线延时已占总延时的70%，因而计算工作量要比微米以及亚微米增大。设计工具改进所增加的设计能力必须超过工艺增长速度，才能适应工艺的快速发展。正在研制面向VDSM＋System-on-a-chip的新一代CAD系统。EDA的发展是紧跟着集成工艺的发展而发展，它所包含的内容会越来越多，分类越来越细，而它对系统的要求也是越来越高。我国ICCAD的发展过程从70年代开始，至今已有20多年的研究历史。国内大学的研究情况：复旦――布图，FPGA，模拟电路浙大――布图，模拟，建库，验证北大――器件模拟北理――综合，验证上交――版图验证哈工大――综合，AHDL清华――模拟电路、器件模拟目前的ICCAD由几个大公司垄断：Candence,Sysnopsys,Mentor等等集成电路制造过程在集成电路制造技术中,最关键的是薄膜生成技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机,目前在130nm的节点是以193nmDUV(DeepUltravioletLithography)或是以光学延展的248nmDUV为主要技术,而在l00nm的节点上则有多种选择:157nmDIJV、光学延展的193nmDLV和NGL。在70nm的节点则使用光学延展的157nmDIJV技术或者选择NGL技术。到了35nm的节点范围以下,将是NGL所主宰的时代,需要在EUV和EPL之间做出选择。此外,精品文档精品文档作为新一代的光刻技术,X射线和离子投影光刻技术也在研究之中。★第一掩膜版：为N阱掩膜。用以限定N阱区面积和位置。N阱用于制作P沟管，而在原基片上制作N沟管。★第二掩膜版为薄层氧化区掩膜（有源区版）。用以确定薄层氧化区面积和位置。该区域完成所有P沟和N沟MOS管的源、漏和栅的制作，故该版又称为有源区版。这一步完成场氧生长和高质量