第七讲版图的基本知识

版图的相关知识余华重庆大学光电工程学院2020/2/11Layoutstructure集成电路加工的平面工艺从平面工艺到立体结构，需多层掩膜版构，需多层掩膜版，故版图是分层次的，由多层图形叠加而成！2020/2/11UnderstandingLayout2020/2/11VddoutinVddGNDoutin2020/2/112020/2/11AsimpleCase2020/2/112020/2/11Layer2020/2/11LayoutFlow2020/2/11硅栅CMOS工艺版图和工艺的关系1.N阱——做N阱的封闭图形处，窗口注入形成P管的衬底2.有源区——做晶体管的区域（G,D,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3.多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅。4.有源区注入——P+,N+区。做源漏及阱或衬底连接区的注入5.接触孔——多晶硅，扩散区和金属线1接触端子。6.金属线1——做金属连线，封闭图形处保留铝7.通孔——两层金属连线之间连接的端子8.属线2——做金属连线，封闭图形处保留铝2020/2/11版图流程——Nwell（1）2020/2/11版图流程——ActiveArea（2）2020/2/11版图流程——Polysilicon（3）2020/2/11版图流程——ActiveAreaImplant（4）2020/2/112020/2/11版图流程——Contact（5）2020/2/11版图流程——Metal1（6）2020/2/11反相器版图与电原理图2020/2/11CMOS工艺中的元件MOS晶体管–版图和结构–电特性–隔离–串联和并联连线集成电阻集成电容寄生二极管和三级管2020/2/11MOS晶体管NMOS晶体管的版图和结构NMOS晶体管剖面图2020/2/11PMOS晶体管的版图和结构PMOS晶体管剖面图2020/2/11典型的MOS管图形2020/2/11目前流行的IC结构及其版图特征目前流行最广泛的是Si栅CMOS电路，主要是通信方面的电路。另一类是双极电路，用于高速、高压或强驱动方面。第三类是BiCMOS，用于一些高要求的地方，比如电压控制、光纤发送接收放大器、电平转换等。2020/2/11•Si栅CMOS结构（一般采用P－Sub，N－Well结构）工艺尺寸：1u～0.18um～65nm～45nm～32nm金属：单层～5、6,8~12层Poly：单层～2层这些CMOS结构中一般可以兼容纵向PNP晶体管，用作带隙参考的二极管结构。2020/2/11硅栅CMOS的器件：NMOS——制作在P－Sub上，P－Sub接VssPMOS——制作在N－Well上，N－Well接VddPNP管——C：P－Sub，E：P型有源区，B：N－Well电阻——Poly电阻一般指高Poly电阻（几十欧到上百欧），P有源区电阻，N阱电阻电容——Poly－Poly，Poly—n+，Sandwich2020/2/11•标准Bipolar结构基本构造：PN结隔离，介质（SiO2）隔离PN结隔离：P衬底，N外延,P隔离槽晶体管：NPN作于N岛上PNP横向和纵向的电阻：主要是P区电阻2020/2/11•NMOS和PMOS判断1.对于数字电路，CMOS中的P管W/L大，N管W/L小2.源极接Vdd的一般为PMOS，接Vss的一般为NMOS3.模拟电路不完全服从以上规律。可结合电路结构来分析。如差分放大器尾电流接Vss，则差分对及尾电流MOS器件为NMOS，负载管则可以基本判定为PMOS2020/2/11MOS晶体管–在物理版图中,只要一条多晶硅跨过一个有源区就形成了一个MOS晶体管,将其S,G,D,B四端用连线引出即可与电路中其它元件连接.MOS晶体管的电特性–MOS晶体管是用栅电压控制源漏电流的器件,重要的公式是萨方程(I-V方程):IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]2020/2/11MOS晶体管的电特性–VG,VS,VD分别是栅,源,漏端的电压,VT是开启电压.–k′是本征导电因子,k′=µ•Cox/2,µ是表面迁移率,属于硅材料参数,Cox是单位面积栅电容,属于工艺参数–W,L分别是MOSFET的沟道宽度和长度,属于物理参数–管子的最小沟道长度Lmin标志着工艺的水平——特征尺寸,如0.35um,0.18um.W表示管子的大小,W越大则管子越大,导电能力越强,等效电阻越小.2020/2/112020/2/11在集成电路中,两个无关的晶体管都是用场氧隔离的将MOS1和MOS2隔离开2020/2/11MOS晶体管的并联晶体管的D端相连,S端相连.如果两个晶体管中有一个晶体管导通,从D到S就有电流流过,若两个晶体管都导通,则I=I1+I2.每只晶体管相当于一个电阻,它的并联和电阻并联的规律一样,等效电阻减小,电流增大.M1DGSBMNL=5uW=100uM=22020/2/112020/2/112020/2/11MOS晶体管的串联串联:晶体管的S端和另外一个晶体管的D端相连.晶体管的串联和电阻的串联规律相同,等效电阻增大,电流不变:I=I1=I2.2020/2/112020/2/11MOS晶体管MOS晶体管的串联和并联*串联和并联的物理实现P1和P2并联，N1和N2串联2020/2/11连线连线*电路由元件和元件间的连线构成*理想的连线在实现连接功能的同时，不带来额外的寄生效应*在版图设计中，可用来做连线的层有：金属，扩散区，多晶硅2020/2/11连线连线寄生模型*串联寄生电阻*并联寄生电容2020/2/11串联寄生电阻典型值2020/2/11串联寄生电阻和并联寄生电容的影响–电源地上，电阻造成直流和瞬态压降–长信号线上，分布电阻电容带来延迟–在导线长距离并行或不同层导线交叉时，带来相互串扰问题2020/2/11MOS集成电路是以MOS晶体管(MOSFET)为主要元件构成的电路，以及将这些晶体管连接起来的连线，此外，集成电阻，电容，以及寄生三极管，二极管，等也是MOS集成电路中的重要元件.2020/2/11集成电阻•电阻*两端元件——V=RI*最基本的无源元件之一，是输入输出静电保护电路，模拟电路中必不可少的元件*方块电阻，线性，寄生效应2020/2/11集成电阻多晶硅电阻*多晶硅电阻做在场区上.*其方块电阻较大,因此可以作为电阻.如在作电阻的多晶硅处注入杂质,使其方块电阻变大,可制作阻值很大的电阻.2020/2/11NWELL电阻*因为阱是低掺杂的,方块电阻较大,因此大阻值的电阻亦可以用阱来做2020/2/11MOS管电阻*工作在线性区的MOS管可用作电阻*它是一个可变电阻,其变化取决于各极电压的变化：2020/2/112020/2/11集成电容电容*两端元件，电荷的容器——Q=CV*最基本的无源元件之一，是电源滤波电路，信号滤波电路，开关电容电路中必不可少的元件*单位面积电容，线性，寄生效应2020/2/11多晶硅-扩散区电容*电容作在扩散区上,它的上极板是第一层多晶硅，下极板是扩散区,中间的介质是氧化层*需要额外加一层版2020/2/112020/2/112020/2/11MOS电容：*结构和MOS晶体管一样,是一个感应沟道电容,当栅上加电压形成沟道时电容存在.一极是栅,另一极是沟道,沟道这一极由S(D)端引出.2020/2/112020/2/112020/2/112020/2/11Analogcircuitlayout一、MOS器件的对称性1.把匹配器件相互靠近放置2.保持器件相同方向2020/2/113.增加虚拟器件提高对称性2020/2/114.共中心2020/2/115.器件采用指状交叉布线方式2020/2/112020/2/112020/2/112020/2/112020/2/112020/2/11NMOSW=5uL=2u:2020/2/11NMOSW=5uL=12u2020/2/11NMOSW=5uL=29u:2020/2/11NMOSW=8uL=2u:2020/2/11PMOSW=5uL=2u:2020/2/11PMOSW=5uL=7u:2020/2/11PMOSW=5uL=10u:2020/2/11PMOSW=5uL=20u:2020/2/11电容0.797pF:2020/2/11压焊点:2020/2/11Vdd3.126V5.000V0M17pmosL=20uW=5u3.857V03.183V2.317VM4nmosL=2uW=5uM15pmosL=2uW=13uM19pmosL=2uW=20uVDD5VdcM3nmosL=2uW=5uM5nmosL=5uW=5u0VM13pmosL=10uW=5uVddC10.8pM14nmosL=9uW=5uCL3p0595.7mV0V0.999V2.000VM18nmosL=2uW=8u0VddM2nmosL=2uW=5u2.317VVIN1Vac2.2VdcVrefVREF2.2Vdc3.586VM1nmosL=2uW=5u2.016V2.000VVinM7pmosL=2uW=5uVDB0M12pmosL=2uW=5u4.211V0M9pmosL=2uW=10u0VP0VddM10nmosL=29uW=5uM11pmosL=7uW=5u3.126VVrefM16nmosL=12uW=5u0.999V4.211V0M20nmosL=2uW=30u2.016VVin3.183VM8pmosL=2uW=10u1.154VM6pmosL=2uW=5u2020/2/112020/2/112020/2/11Pleasetrytomakeyourlayoutascompactaspossible.Anelegantdesignwiththesmallestareabringsyouanextrabonusof20pts.