第二章-集成电路制造工艺-版图

2012年春季1中北大学第二章制造工艺——CMOS集成电路原理图及版图2012年春季2中北大学CMOS集成电路中常用器件的符号NMOS默认基极接地PMOS默认基极接电源源级，接低电平一端源级，接高电平一端2012年春季3中北大学三极管NPNPNP二极管电阻电容电感接地2012年春季4中北大学常见单元模块的符号倒相器(非门)与门或门缓冲器+-运算放大器A1A0D3D2D1D0译码器ENJQQK触发器2012年春季5中北大学原理图的其他常用符号输入端口输出端口引线正电源端口地端口直流电压源脉冲电压源2012年春季6中北大学电路设计波形满足指标版图设计否是生成符号施加激励分析仿真电路原理图设计过程2012年春季7中北大学版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连线？•版图设计的重要性：电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。•版图设计的目标：实现电路正确物理连接，芯片面积最小，性能优化（连线总延迟最小）•版图设计包括：基本元器件版图设计；布局和布线；版图检验与分析。2012年春季8中北大学N阱BBCMOS集成电路基本工艺流程P型衬底N阱700mm1.2mm200nm6.5nm0.35mm薄氧有源区GSDGSDcontactvia注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底N阱单poly工艺2012年春季9中北大学CMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区、P+掺杂区、阱区；各金属层；半导体：绝缘介质：各介质层（氧化硅，氮化硅）；版图设计：充分利用各层特性来设计真实的元器件。2012年春季10中北大学硅芯片上的电子世界--电阻•电阻：具有稳定的导电能力（半导体、导体）；薄膜电阻硅片厚度：百纳米宽度：微米•芯片上的电阻：薄膜电阻；2012年春季11中北大学•能与CMOS工艺兼容的电阻主要有四种：•扩散电阻、多晶硅电阻、阱电阻、MOS电阻（1）多晶硅电阻最常用，结构简单。P型衬底电阻的版图设计多晶硅电阻（poly）辅助标志层：res_dum2012年春季12中北大学P型衬底（2）扩散电阻在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOSN阱工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。P型衬底N阱N+扩散电阻P+扩散电阻P+接地PN结反型隔离N+接电源PN结反型隔离2012年春季13中北大学P型衬底（3）阱电阻阱电阻就是一N阱条，两头进行N+扩散以进行接触。N阱阱电阻（N-Well）2012年春季14中北大学（4）MOS电阻(有源电阻)利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。栅极连接漏极，MOS管始终处于饱和区。TGSDSVVVIDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-2012年春季15中北大学电阻版图设计•比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：•各层阻值不同，且电阻有一定的温度和电压特性•对称设计对称更好层次方阻（欧/方）金属60mW/多晶硅几~上千W/N+/P+diffusion5W/N-well1kW/lRwtsqtsqlw蛇形，meanderDummyresistor，匹配邻近效应2012年春季16中北大学2012年春季17中北大学硅片几十微米硅芯片上的电子世界--电容•电容：一对电极中间夹一层电介质的三明治结构；•硅芯片上的薄膜电容：下电极：金属或多晶硅氧化硅电介质上电极：金属或多晶硅2012年春季18中北大学•两层导体夹一层绝缘体形成平板电容•金属-金属（多层金属工艺，MIM）•金属-多晶硅•多晶硅-多晶硅（双层多晶硅工艺,PIP）•金属-扩散区•多晶硅-扩散区•PN结电容•MOS电容:多晶硅栅极与沟道（源/漏极）2012年春季19中北大学比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：cap_dum2012年春季20中北大学平板电容MIM结构，使用顶层金属与其下一层金属；下极板与衬底的寄生电容小；电容区的下方不要走线；精度好；PIP、MIP结构，传统结构；第n-1层金属MIM上电级第n层金属钝化层常见结构：MIM,PIP,MIP；2012年春季21中北大学多层平板电容（MIM）•增加单位面积电容；•精度高，匹配性好；侧壁电容：•单位面积电容值可比左边的大；•精度较高，匹配性较好；多层金属制作的平板电容和侧壁电容2012年春季22中北大学MOS电容n+n+p-typebodyWLtoxpolysilicongateVGVS利用栅氧电容；面积小；非线性；有极性。旁路电容。0VTHVGSCGS强反型累积区2012年春季23中北大学硅芯片上的电子世界--电感•电感：缠绕的线圈；•硅芯片上的薄膜电感：硅片几十微米2012年春季24中北大学电感版图设计单匝线圈多匝螺旋型线圈多匝直角型线圈平面上的螺旋设计：直角螺旋电感的等效电路（忽略电阻时）耦合电容是严重的寄生参量，高频下可能使电感呈容性。2012年春季25中北大学关键尺寸与剖面图•D:边长/直径diameter•W:线条宽度width•S:线条间隔spacingbetween•N:匝数numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN•常采用顶层金属作为线圈，因为它的方阻最小；•中心由下一层金属（或多晶硅）引出。2012年春季26中北大学硅芯片上的电子世界—晶体管•二级管：pn结•硅芯片上的二极管：P型衬底N阱2012年春季27中北大学•CMOSN阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwellP型衬底N阱P+P+N+PNpsub-nwellDiode直接做在衬底上P型端为衬底电位(vss/gnd)P型衬底N阱N+N+P+NPsp-nwellDiode做在阱里2012年春季28中北大学硅芯片上的电子世界—晶体管•三级管：pnp，npn•硅芯片上的三极管：…….P型衬底N阱P+P+N+2012年春季29中北大学P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺下可以做双极晶体管。以N阱工艺为例说明PNP,NPN如何形成。VPNP垂直PNP注：由于P衬底接最低电位vss/gnd因此，VPNP集电极也必须接vss/gnd。CBE2012年春季30中北大学三极管的设计LPNP横向PNP2012年春季31中北大学P型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。BPCBEVNPN垂直NPN2012年春季32中北大学硅芯片上的电子世界—MOS管•MOS管：金属氧化物半导体•硅芯片上的MOS管：几十到几百纳米栅源漏基2012年春季33中北大学CMOS的设计注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底栅极漏极源极基极栅极nmos漏极源极基极pmos2012年春季34中北大学硅芯片上的电子世界—引线•引线：良好导电的线；•硅芯片上的导线：铝或铜薄膜；多晶硅薄膜。2012年春季35中北大学硅芯片上的电子世界—引线•引线：良好导电的线；•硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开接触孔淀积第一层金属2012年春季36中北大学硅芯片上的电子世界—引线•硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开过孔淀积第二层金属2012年春季37中北大学版图：描述电子元件以及引线的形状、位置•层次化；•方块图形；•与芯片加工工艺密切相关；•芯片加工厂只需要版图文件，不需要任何电路原理图文件。2012年春季38中北大学如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层次与掩膜版N阱P衬底2012年春季39中北大学P衬底N阱Mask1Nwell2012年春季40中北大学P衬底N阱Mask1Nwell2012年春季41中北大学N阱P衬底二氧化硅隔离Mask2Oxide2012年春季42中北大学N阱P衬底二氧化硅隔离Mask2Oxide2012年春季43中北大学N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG2012年春季44中北大学N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG2012年春季45中北大学N阱P衬底N+Mask4nplusN+N+2012年春季46中北大学N阱P衬底N+Mask4nplusN+N+2012年春季47中北大学N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+2012年春季48中北大学N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+2012年春季49中北大学N阱P衬底Mask6contact2012年春季50中北大学N阱P衬底Mask6contact2012年春季51中北大学N阱P衬底Mask7met12012年春季52中北大学N阱P衬底Mask7met12012年春季53中北大学N阱P衬底Mask8via12012年春季54中北大学N阱P衬底Mask8via12012年春季55中北大学N阱P衬底Mask9met22012年春季56中北大学N阱P衬底Mask9met22012年春季57中北大学Mask10pad钝化层开焊盘孔2012年春季58中北大学Mask10pad钝化层2012年春季59中北大学59埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响。2012年春季60中北大学60隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶N+埋层N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB钝化层2012年春季61中北大学版图设计•电子设计+绘图艺术•仔细设计，确保质量2012年春季62中北大学MOS管的版图设计沟道长沟道宽当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。2012年春季63中北大学MOS管的版图设计N型有源区：P型有源区：薄氧区(oxide,TO,active)+N扩散区(Nimp，Ndiff)薄氧区+P扩散区(Pimp，Pdiff)+N阱(Nwell)当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。2012年春季64中北大学•大尺寸MOS管的版图设计大尺寸MOS管用于提供大电流或大功率的输出，在集成电路的设计中使用非常广泛。它们的版图一般采用并联晶体管结构。3um0.6um管子沟道长：沟道宽：0.6um9um管子沟道长：沟道宽：0.6um12um2012年春季65中北大学一个宽沟道的MOS两个短沟道的MOS折叠简单的充分接触的MOS寄生电容减小1/2寄生电阻RG减小到1/42012年春季66中北大学漏区电容最小的“O”型晶体管2012年春季67中北大学灵活的版面设计2012年春季68中北大学看版图画原理图：NWellInOutVDDGNDInOutvddgnd倒相器2012年春季69中北大学大宽长比的非门2012年春季70中北大学BVDDAOutAOutVDDGNDBAvddgndOutBvddPMOS并联NMOS串联Out=A•B共用有源区2012年春季71中北大学VDDGNDAgndBvddgndOutOu