移位寄存器VHDL

VHDL移位寄存器的设计1、实验内容（1）设计一个移位寄存器（2）根据VHDL语言描述输入法编译和波形仿真。2、实验要求(1)熟悉VHDL语言描述输入法(2)设计一个移位寄存器的VHDL程序，具有左、右移位，同步置数、同步清零等功能(3)用QuartusII软件编译和波形仿真(4)把自己认为好的实验结果写成实验报告。（要计成绩）3、实验步骤程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entityywisport(data:instd_logic_vector(5downto0);left_da,right_da,reset,clk:instd_logic;mode:instd_logic_vector(1downto0);qout:bufferstd_logic_vector(5downto0));endyw;architecturebehaveofywisbeginprocessbeginwaituntilrising_edge(clk);if(reset='1')thenqout=000000;elsecasemodeiswhen00=qout=qout;when01=qout=right_da&qout(5downto1);when10=qout=qout(4downto0)&left_da;when11=qout=data;whenothers=null;endcase;endif;endprocess;endbehave；5.仿真结果6.实验收获与体会通过这次试验我学习到在quartus中怎么用编辑波形来对程序的实验验证，在波形仿真中对于各种快捷工具的使用，以及对其中器件的延时分析。其中就有编辑波形是的双击选定特定时间赋值的方法，这个我觉得非常有用。从第一个试验的一无所知到现在的入门界别，当然我相信这只是一个开始，还有好多未知的东西在等着我。