加法器

6.6.1加法器(一)加法器基本单元半加器HalfAdder，简称HA。它只将两个1位二进制数相加，而不考虑低位来的进位。1011010101100000CiSiBiAi输出输入AiBiSiCiCO∑ABCBABABAS6.6加法器和数值比较器全加器FullAdder，简称FA。能将本位的两个二进制数和邻低位来的进位数进行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入AiBiSiCiCO∑CICi-11iiiiCBASiiiiiiBACBAC1)((二)多位加法器实现多位加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。串行进位加法器超前进位加法器串行进位加法器举例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO依次加到相邻高位的进位输入端CI。相加结果读数为C3S3S2S1S0和数进位数6.6.2数值比较器DigitalComparator，又称数字比较器。用于比较两个数的大小。(一)1位数值比较器输入输出ABY(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB)Y(A=B)Y(AB)BAABBABAYBABAYBAAAY=+=)=(=)(=)((二)多位数值比较器可利用1位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。例比较A=A3A2A1A0和B=B3B2B1B0的大小：若A3B3，则AB；若A3B3，则AB；若A3=B3，则需比较次高位。若次高位A2B2，则AB；若A2B2，则AB；若A2=B2，则再去比较更低位。依次类推，直至最低位比较结束。A3B3A2B2A1B1A0B0IA＞BIA＜BIA＝BFA＞BFA＜BFA＝BA3＞B3××××××100A3＜B3××××××010A3=B3A2＞B2×××××100A3=B3A2＜B2×××××010A3=B3A2＝B2A1＞B1××××100A3=B3A2＝B2A1＜B1××××010A3=B3A2＝B2A1=B1A0＞B0×××100A3=B3A2＝B2A1=B1A0＜B0×××010A3=B3A2＝B2A1=B1A0=B0100100A3=B3A2＝B2A1=B1A0=B0010010A3=B3A2＝B2A1=B1A0=B0001001四位数字比较器功能表A3B3A2B2A1B1A0B0IA＜BIA＝BIA＞Ba3b3a2b2a1b1a0b0“0”“1”YA＞BYA＝BYA＜B(低位)A3B3A2B2A1B1A0B0IA＜BIA＝BIA＞Ba7b7a6b6a5b5a4b4YA＞BYA＝BYA＜B(高位)YA＜BYA＞BYA＝B两片CC14585组成8位数值比较器数字比较器的扩展74LS85数字比较器的串级输入端IA＞B、IA＜B、IA＝B是为了扩大比较器功能设置的,当不需要扩大比较位数时,IA＞B、IA＜B接低电平,IA＝B接高电平；若需要扩大比较器的位数时,只要将低位的FA＞B、FA＜B和FA＝B分别接高位相应的串接输入端IA＞B、IA＜B、IA＝B即可。一、竞争冒险现象及其危害当信号通过导线和门电路时，将产生时间延迟。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。可能导致错误动作6.7组合逻辑电路中的竞争冒险二、竞争冒险的产生原因及消除方法负尖峰脉冲冒险举例可见，在组合逻辑电路中，当一个门电路(如G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例G2G1AYY=A+AA理想考虑门延时AY11AY1tpdG2G1AYY=A·AA理想考虑门延时Y0AAY1tpd由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。1.加封锁脉冲2.加选通脉冲3.修改逻辑设计4.接入滤波电容消除冒险的方法：1、组合逻辑电路指任一时刻的输出仅取决于该时刻输入信号的取值组合，而与电路原有状态无关的电路。它在逻辑功能上的特点是：没有存储和记忆作用；在电路结构上的特点是：由各种门电路组成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。本章小结2、组合逻辑电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。3、组合逻辑电路的基本分析方法是：根据给定电路逐级写出输出函数式，并进行必要的化简和变换，然后列出真值表，确定电路的逻辑功能。4、组合逻辑电路的基本设计方法是：根据给定设计任务进行逻辑抽象，列出真值表，然后写出输出函数式并进行适当化简和变换，求出最简表达式，从而画出最简(或称最佳)逻辑电路。以MSI组件为基本单元的电路设计要求：MSI组件个数最少，品种最少，组件之间的连线最少。以逻辑门为基本单元的电路设计要求：逻辑门数目最少，且各个逻辑门输入端的数目和电路的级数也最少，没有竟争冒险。译码器的作用是将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。编码器的作用是将具有特定含义的信息编成相应二进制代码输出，常用的有二进制编码器、二-十进制编码器和优先编码器。数值比较器用于比较两个二进制数的大小。5、熟悉各种MSI器件功能数据选择器的作用是根据地址码的要求，从多路输入信号中选择其中一路输出。数据分配器的作用是根据地址码的要求，将一路数据分配到指定输出通道上去。加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。6、同一个门的一组输入信号到达的时间有先有后，这种现象称为竞争。竞争而导致输出产生尖峰干扰脉冲的现象，称为冒险。竞争冒险可能导致负载电路误动作，应用中需加以注意。作业P1976.36.46.76.12(1)(3)P1986.146.19