《物联网理论与技术》第4章：组合电路及其手工分析与设计

第4章组合电路及其手工分析与设计4.1组合逻辑电路分析4.1.1组合逻辑电路的定义),,(21niiXXXfF(i=1，2，…，m)组合逻辑电路X1X2XnF1F2Fm输入信号输出信号图4-1组合逻辑电路框图特点由逻辑门电路组成输出与输入之间不存在反馈回路4.1.1组合逻辑电路的定义一般为与或式，但形式不惟一，通过变换可实现用不同门电路组成逻辑图。在一定程度上可以直接用于自动设计的描述，如转化为HDL描述。逻辑表达式真实地反映出变量取值与函数值之间的关系，通过对其进行状态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效手段，真值表具有惟一性。在自动设计中，用真值表描述逻辑更容易转化为HDL，从而有利于逻辑的自动设计。真值表是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。卡诺图表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图实现。逻辑图只反映逻辑功能，不反映电路特性。逻辑图4.1.2组合逻辑电路的手工分析步骤（1）根据给定的逻辑电路，写出输出逻辑函数表达式；（2）用卡诺图或公式法化简逻辑函数表达式；（3）列出输入输出关系真值表；（4）根据真值表说明电路的逻辑功能。4.1.3组合逻辑电路分析1.单输出组合逻辑电路的分析【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。ABY1Y2Y3Y4Y图4-2单输出组合逻辑电路图解：（1）写出各输出的逻辑函数表达式：1YA312YYYAB2YB4YAB34YYY34YYYABAB（2）化简逻辑电路的输出函数表达式：（3）列出真值表表4-1例4-1真值表ABY001101011001（4）该电路实现的是同或逻辑功能。2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。图4-3多输出组合逻辑电路图（来自QuartusII）解：（1）写出所有输出逻辑函数表达式，并对其进行化简。1LAB3LAB2()()LABABABABABABABAB=A⊙B2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。解：（2）根据化简后的逻辑函数表达式列出真值表ABL1L2L300110101001010010100表4-2例4-2真值表（3）逻辑功能说明。该电路是一位二进制数比较器，当A＝B时，L2＝1；当A＞B时，L1＝1；当A＜B时，L3＝1。注意：在确定该电路的逻辑功能时，输出函数L1、L2、L3应综合考虑。4.2组合逻辑电路手工设计方法4.2.1组合逻辑电路的一般设计步骤（1）对实际逻辑问题进行逻辑抽象，确定输入、输出变量；分别对输入、输出变量逻辑赋值的具体含义进行定义，然后根据输出与输入之间的逻辑关系列出真值表。（2）根据真值表写出相应的逻辑函数表达式。（3）将逻辑函数表达式化简，并转换成所需要的形式。（4）根据最简逻辑函数表达式画出逻辑电路图。4.2.2组合逻辑电路的设计示例【例4-3】用“与非门”或“或非门”设计一个表决电路。设计一个A、B和C共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A具有否决权。若全票否决，也给出显示。ABCXY0000111100110011010101010000011110000000表4-3例4-3真值表解：（1）进行逻辑抽象，建立真值表。设A具有否决权。按按钮表示输入1，不按按钮表示输入0；以X为1时表示提案通过；Y为1时表示提案全票否决。图4-4例4-3函数X的卡诺图(2)根据真值表求出函数X和Y的最简逻辑表达式。作出函数X的卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为：实现逻辑表函数的电路图。XABACABXCABCX（a）采用与门和或门实现(b)采用与非门实现图4-5例4-3的逻辑电路图(3)将上述表达式变换成“与非”-“与非”表达式：XABACABACABAC(4)用“与非门”画出实现上述逻辑表达式的逻辑电路图。(5)观察表4-3直接获得Y的逻辑表述YABCABC4.2.2组合逻辑电路的设计示例第一种方案。可以采用多路数据选择器。S0D2S1D3D0INHD1QMUX41inst图4-6四选一数据选择器图4-7用数据选择器的实现方案010110210310()()()()QDSSDSSDSSDSS0()()()()XBCABCABCABC4.2.2组合逻辑电路的设计示例第二种方案。就是采用3线-8线译码器。A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7图4-83线-8线译码器m0=(000)m1=(001)m2=(010)m3=(011)m4=(100)m5=(101)m6=(110)m7=(111)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7ABCX图4-9用译码器和与非门实现例4-3的函数功能567567(,,)()()()XABCABCABCABCmmmmmm4.3编码器4.3.1编码器的基本概念图4-10编码器框图编码器M个信号n位二进制代码实现编码功能的电路称为编码器(encoder)4.3.2二进制编码器图4-113位二进制编码器框图用n位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。1．三位二进制编码器I0I7ABC3位二进制编码器表4-4三位二进制编码器的真值表1．三位二进制编码器I0I1I2I3I4I5I6I7CBA1000000001000000001000000001000000001000000001000000001000000001000011110011001101010101输入输出ICBAI0I1I2I3I4I5I6I7000011110011001101010101表4-5简化真值表图4-12三位二进制编码器的逻辑图1．三位二进制编码器456745674567CIIIIIIIIIIII7632IIIIB7531IIIIA图4-1374LS148的逻辑符号2．优先编码器输入输出EIN7N6N5N4N3N2N1N0NGSNEONA2A1A01000000000×101111111×1×0111111×1××011111×1×××01111×1××××0111×1×××××011×1××××××01×1×××××××011000000001011111111110000111111001100111101010101表4-674LS148真值表表4-7二-十进制编码器的真值表4.3.3二－十进制编码器及其应用输入DCBAI0I1I2I3I4I5I6I7I8I90000000011000011110000110011000101010101D＝I8＋I9C＝I4＋I5＋I6＋I7B＝I2＋I3＋I6＋I7A＝I1＋I3＋I5＋I7＋I9图4-14二－十进制编码器逻辑图表4-874LS147真值表4.3.3二－十进制编码器及其应用ENCODER1N2N3N6N5N4N9N8N7NCNBNANDN74147.输入输出I9I8I7I6I5I4I3I2I1A3A2A1A010111111111×011111111××01111111×××0111111××××011111×××××01111××××××0111×××××××011××××××××01001111111111000011111100110011010101010图4-1574LS147的逻辑符号图4-16用二片8-3线优先编码器扩展为16-4线优先编码器【例4-4】用二片8-3线优先编码器74LS148扩展为16-4线优先编码器，逻辑电路图如图所示。试分析其工作原理。表4-916-4优先编码器真值表解：图4-17译码器结构框图4.4.1译码器的概念4.4译码器n位二进制代码M个输出信号译码器表4-10三位二进制译码器真值表4.4.2二进制译码器A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100010000001100010000100000010001010000010011000000010111000000010210YAAA1210YAAA2210YAAA3210YAAA4210YAAA5210YAAA6210YAAA7210YAAA图4-18三位二进制译码器逻辑图4.4.2二进制译码器3:8DECODERABG1CG2ANG2BNY0NY1NY2NY3NY4NY5NY6NY7N741381图4-1974LS138逻辑符号图表4-114线-10线译码器74LS42的真值表4.4.3二-十进制译码器图4-2074LS42逻辑图十进制数A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000011111111110001101111111120010110111111130011111011111140100111101111150101111111111160110111111011170111111111101181000111111110191001111111111003210132102321033210432105321063210732108321093210;;;;;;;YAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAA4.4.4用通用集成译码器实现逻辑函数(,,)FABCABBC【例4-5】试用译码器74LS138和与非门实现逻辑函数：(,,)()()(3,6,7)FABCABBCABCCAABCABCABCABCm367367367(,,)FABCmmmmmmYYY图4-21例4-5逻辑电路图解：图4-23七段数码管电路结构4.4.5显示控制译码器1.七段数码显示器dpabcdefgdpabcdefgdp(a)数码显示器(b)共阴极数码管(c)共阳极数码管图4-24十进制数的显示效果显示字符dpgfedcba段选码001100000C0H111111001F9H210100100A4H310110000B0H41001100199H51000001092H61000001082H711111000F8H81000000080H91001000090HA1000100088HB1000001183HC11000110C6HD10100001A1HE1000011086HF100011108EH表4-13共阳极数码管段选码表表4-1474LS48真值表4.4.5显示控制译码器2.七段显示译码器十进制数输入BI/RBO输出LTRBIDCBAabcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111111110011000011011011111001011001110110110011111111000011111111111011消隐脉冲消隐灯测试×10×0××0××0××0××0×001000000000000001111111BCDTO7SEGACDBRBINBINLTNOCOEODOFOGOBOARBON7448inst图4-2574LS48逻辑符号【例4-7】用一片74LS48和一片74LS138实现八位数码管的八位十进制数显示。3.多数码管动态显示控制方法ABCDS0S1S2显示数据位选信号图4-26用74LS48和74LS138实现八位十进制数动态扫描显示解：4.5.1数据选择器4.5数据选择器与数据分配器数据输入端选择端数据输出端图4-272n选一数据选择器示意图4.5.1数据选择器输入输出A1A0GNY×0011×0101100000