数字集成电路_课件2

第二章器件2.1二极管2.2MOS晶体管2.3MOS晶体管中的二级效应2.1二极管nppnBASiO2铝引极AB铝引极AB集成电路工艺中的pn结横截面一维表示二极管符号零偏置的突变pn结空穴扩散电子扩散pn空穴漂移电子漂移ChargeDensity距离x+-ElectricalxFieldxPotentialVEPW2-W1Ф0(a)电流(b)电荷密度.(c)电场(d)静电势时）为（当300KT26mVqkTT20lniDATnNN时）（在KTcmni3001054.1310正向偏置xpn0np0-W1W20pn(W2)n区p区Lp扩散漂移反向偏置xpn0np0-W1W20N区P区扩散漂移人工分析二极管模型VDID=IS(eVD/T–1)+–VD+–+–VDonID（a）理想二极管模型（b）一级二极管模型二极管的二级效应–25.0–15.0–5.05.0VD(V)–0.1ID(A)0.100AvalancheBreakdown雪崩击穿二极管的SPICE模型IDRSCD+-VDmDjnVTSTDVCeICTD)/1(001TDnVSDeII2.2MOS晶体管VGSVTRonSD一个开关!|VGS|MOS晶体管2.2MOS晶体管多晶硅栅Polysilicon铝互连线Aluminum栅氧化层GateOxide场氧化层FieldOxide场氧化层FieldOxide漏源区NMOS晶体管的结构和符号PMOS晶体管的结构和符号CMOS晶体管的结构阈值电压阈值电压初始：G、D、S、B接地VGS=0：背靠背二极管VGS增加耗尽层耗尽区宽度单位面积空间电荷强反型层费米势VSB=0时，耗尽区单位面积的固定电荷VSB不为0时，耗尽区单位面积的电荷AsidqNW2siAdqNQ2FsiABqNQ220SBFsiABVqNQ22AiTFpNnlniDTFnnNlnqkTT阈值电压FSBFT0oxoxoxBFGCT2V2VCQCQ2V（栅极）衬底）FFGC(oxoxoxB0FGCT0CQCQ2VoxAsiCN2q阈值电压零偏置阈值电压体效应系数栅极和沟道间功函数差氧化物的介电常数oxoxoxtC氧化物的厚度单位面积栅氧化层电容阈值电压例：计算一个多晶硅栅NMOS晶体管在零偏置（VSB=0）时的阈值电压VT0，其中，衬底掺杂浓度NA=3×1017cm-3，多晶硅栅掺杂浓度为ND=1020cm-3，栅氧化物厚度为tox=22Å，氧化层交界面的单位面积固定电荷为Nox=2×1010cm-2。体效应对阈值电压的影响-2.5-2-1.5-1-0.500.40.450.50.550.60.650.70.750.80.850.9VBS(V)VT(V)NMOS器件的电流-电压关系00.511.522.50123456x10-4VDS(V)ID(A)VGS=2.5VVGS=2.0VVGS=1.5VVGS=1.0V线性（电阻）饱和VDS=VGS-VT线性区n+n+p-substrateDSGBVGSxLV(x)+－VDSID0DSVTGSVV0)()(TGSGSVxVVxV线性区电流-电压关系])([)(TGSoxiVxVVCxQWxQxIinD)()(dxdVxEnnn)(dVVVVWCdxITGSoxnD)(2)(2)(22'DSDSTGSnDSDSTGSnDVVVVkVVVVLWkIoxoxnoxnntCk'LWkknn'饱和区n+n+SGVGSDVDSVGS-VTVGS-VT+-Pinch-off夹断TGSVV0DSVTGSVV(x)V饱和区电流-电压关系电流饱和沟道调制2S)(2TGSnDVVkI)1()(22SDSTGSnDVVVkIoxoxnoxnntCk'LWkknn'长沟道器件的电流－电压关系深亚微米器件的电流－电压关系深亚微米器件的电流－电压关系载流子的速度-电场曲线400˚K时载流子漂移的速度-电场关系饱和速度T=400˚K时，电子和空穴的饱和速度vsat=8×106cm/s电子的临界电场Ecn=6×104V/cm空穴的临界电场Ecp=24×104V/cmT=300˚K时，电子和空穴的饱和速度vsat≈107cm/svsat与Ec之间的关系2Ecsat短沟道器件的电流－电压关系饱和电压线性区饱和区LEVVLEVVVcTGScTGSDsatLEVVLEVVVcTGScTGSDSLEVVVVCWνIcTGSTGSoxsatDS2LEVVLEVVVcTGScTGSDSDSDSTGScDSoxeDSVVVVLEVCLWI21PMOS与NMOS对比由于速度饱和短沟道器件的饱和区范围更大ID长沟道器件短沟道器件VDSVDSATVGS-VTVGS=VDD00.511.522.50123456x10-4VDS(V)ID(A)VGS=2.5VVGS=2.0VVGS=1.5VVGS=1.0V0.25μmCMOS工艺NMOSID-VDS特性-4VDS(V)00.511.522.500.511.522.5x10ID(A)VGS=2.5VVGS=2.0VVGS=1.5VVGS=1.0V长沟道（Ld=10µm）短沟道（Ld=0.25µm）EarlySaturation欧拉饱和Resistive电阻Saturation饱和VDS=VGS-VT0.25μmCMOS工艺NMOSID-VGS特性00.511.522.50123456x10-4VGS(V)ID(A)00.511.522.500.511.522.5x10-4VGS(V)ID(A)平方平方线性长沟道（Ld=10µm）短沟道（Ld=0.25µm）0.25µmCMOS工艺PMOSID-VDS特性-2.5-2-1.5-1-0.50-1-0.8-0.6-0.4-0.20x10-4VDS(V)ID(A)假设所有变量为负！VGS=-1.0VVGS=-1.5VVGS=-2.0VVGS=-2.5V亚阈值电流晶体管工作区域小结强反型VGS≥VT线性（阻性）VDSVDSAT饱和（恒流）VDSVDSAT弱反型（亚阈值）VGS＜VTIDS与VGS成指数，与VDS成线性深亚微米器件的饱和电压例：对于0.18µm工艺，计算NMOS和PMOS器件的饱和电压VDsat值。假设VTN=0.5V，VTP=-0.5V，|VGS|=1.8V，沟道长度是200nm。深亚微米器件的电流例：对于0.13µm工艺，计算饱和状态下每微米宽度NMOS和PMOS器件的电流值。假设沟道长度是100nm，tox=22Å，VTN=0.4V，VTP=-0.4V，|VGS|=1.2V，νsat=8×106cm/s。MOSFET电容模型CGS=CGCS+CGSO；CGD=CGCD+CGDO；CGB=CGCBDSGBCGDCGSCSBCDBCGBMOSStructureCapacitancesChannelCapacitanceJunctionCapacitanceMOSFET覆盖电容toxn+n+CrosssectionLGateoxidexdxdLdPolysilicongateTopviewGate-bulkoverlapSourcen+Drainn+WCGSO=CGDO=CoxxdW=CoW沟道电容SDGCGCSDGCGCSDGCGC数字设计最关注的区域：饱和区和截止区沟道电容结电容底板侧壁侧壁Channel源ND沟道阻挡注入NA+衬底NAWxjLSsjbottomWLCC:每单位面积的结电容底板结电容侧壁结电容)2('sjswswLWxCCjC结电容线性化非线性电容大信号等效电容（线性化）（电荷－电压等效）2.3MOS晶体管中的二级效应阈值电压波动亚阈值导通寄生电阻温度效应CMOS闩锁（Latch-up）效应阈值电压波动VTL长沟道阈值低VDS阈值阈值是沟长的函数Thresholdasafunctionofthelength(对于低VDS)漏致势垒降低Drain-inducedbarrierlowering(对于低L)VDSVT亚阈值导通00.511.522.510-1210-1010-810-610-410-2VGS(V)ID(A)VTLinear线性Exponential指数Quadratic平方寄生电阻WLDDrainDraincontactPolysilicongateDSGRSRDVGS,effCDSDSRRWLR0,,R0:源漏扩散区每方块的薄层电阻RC:接触电阻温度效应CMOS闩锁（Latch-up）效应CMOS闩锁（Latch-up）效应现象NPNP结构VDD到VSS短路大电流正反馈机制PNP微正向导通馈入NPN基极，导通反馈到PNP基极，加剧导通克服降低阱/衬底寄生电阻保护环（Guardring）进一步分析CMOS闩锁效应（Latch-up）CMOS闩锁效应寄生PNPN效应（闩锁效应）形成以N型衬底为基区；P+源区或漏区为发射区；P阱为集电区，形成一个寄生的晶体管以P阱为基区；N+源区或漏区为发射区；N型衬底为集电区，又形成一个寄生的晶体管寄生PNPN效应（闩锁效应）原理当CMOS接通电源后，在一定的外界因素的触发下，会出现负阻特性，它和PNPN器件的闸流特性很相似（LATCH-UP；闸流效应；自锁效应；闩锁效应）PMOS管的源区P+周围的N衬底电位低于P+源区，当电位差达到一定程度大于0.7V时，会使P+--N衬底正偏，载流子空穴从P+注入N衬底，如P+源区接近P阱，则一部分空穴被衬底反偏结吸收，寄生的横向PNP管导通。寄生PNPN效应（闩锁效应）原理同样的阱内的横向电流IRW会使寄生的纵向的NPN管导通。当两个晶体管都导通时，就形成了正反馈闭合回路，此时外界触发因素消除，在VDD-VSS之间也有电流流动，这就是自锁效应当电流足够大时，则由于自锁效应，电路最终会烧坏。自锁条件gCgCRSRWgRSBCBCBRSCBCBRWgIIIIIIIIIIIIIIIIIIII2212121211222222111111)()(产生自锁的三个条件条件外界因素使两个晶体管EB正偏两个寄生的晶体管βNPNβPNP1电源提供最大电流大于寄生晶体管所需的维持电流消除自锁现象的措施减小电阻RS、RW，降低寄生晶体管的电流放大倍数βNPNβPNP版图设计方面：隔离环；伪收集；加多电源接触孔；加大地线接触孔；加粗电源线和地线施以重掺杂可以降低PNP管的βPNP对NPN管，深阱扩散，增加基区宽度消除自锁现象的措施倒转阱结构，阱的纵向杂质分布与一般的扩散法相反，高浓度区在阱底为了降低RS，可采用N+-SI上外延N—SI作为衬底阱下加入P+埋层，阱的横向电阻RW、电流放大倍数βNPN大大降低。马雷凯:专题讨论(2011-9-30)(1)基于逻辑强度的数电高速设计(2)TheMeasurementofSeriesandShuntResistancesoftheSiliconSolarCellBasedonLabVIEW(国际会议介绍)专题讨论课(3)深亚微米情况下影响阈值电压的因素分析;(4)建立高k栅介质短沟MOSFET的阈值电压模型;(5)沟道调制系数测量方法研究(6)MOS管按比例缩小后出现的问题