电工电子综合实验报告

电工电子综合实验实验报告——数字计时器设计一．设计内容：本实验为使用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路，和报时电路组成。1）设计步骤：1.安装、调试四位BCD码译码器显示电路。2.设计、安装、调试信号源电路。3.设计、安装、调试模六十计数器电路。4.设计、安装、调试校分、清零电路。5.设计、安装、调试报时电路。6.联接1-5各项设计电路实现一小时整点报时的电子计时器电路。2）实验原理框图：数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。其具体的原理框图如图3）实验器件及功能表实验器件：共阴双字显示管2个NE5551片CD40401片CD45114片CD45182片74LS741片74LS21(与门)2片74LS00(与非门)3片电阻150Ω4个3KΩ1个1KΩ1个电容0.047uF1个(1)显示器此为共阴极的显示器，以此13、14号管脚接地。DP是小数点信号输入端，CD4511只译七段，没有小数点信号，因此DP1和DP2不接任何信号，显示为暗。下标是“1”的表示左面显示字的七段输入码，下标是“2”的表示右面显示字的七段输入码，每个字的七段输入码分别同译码器的七段输入码相连接。(2)NE555错误!未找到引用源。接＋5V电源，错误!未找到引用源。接地，RD接高电平，其他引脚用于构成振荡电路。(3)CD4040错误!未找到引用源。接＋5V电源，错误!未找到引用源。接地，CP端接NE555的输出脉冲，其他各引脚用于得到不同分频的频率。(4)CD4511CD4511是四线-七段译码器，用于驱动共阴显示器的，管脚图如下。其真值表如下：输入输出LEDCBAgfedcba字符测灯0××××××11111118灭零10×00000000000消隐锁存111××××显示LE=0→1时数据译码110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015110011011111006110011100001117110100011111118110100111001119(5)CD4518CD4518是二-十进制加法计数器，其引脚图如下：CD4518的逻辑功能表如下：输入输出CrCPENQDQCQBQA清零1XX0000计数0↑1BCD码加法计数保持0X0保持计数00↓BCD码加法计数保持01X保持(6)74LS7474LS74是双D触发器，其引脚图如下：74LS74的逻辑功能表：输入输出CPDRDSDQ1N1NQ清零X01X01置“1”X10X10送“0”↑110O1送“1”↑11110保持O11X保持不允许X00X不确定(7)74LS2174LS21是四与门，引脚图如下：其逻辑功能表为：输入输出ABCDQ00000000100010000110010000101001100011101000010010101001011011000110101110011111(8)74LS0074LS00是二与非门，其引脚图如下：输入输出BAQ0000111011104）实验电路单元设计说明1.脉冲发生电路NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。脉冲发生电路是为计时电路提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里可以采用石英晶体振荡器和分频器构成。具体电路可由频率为f0＝212Hz的晶振和12位二进制串行分频器CD4040实现。CD4040的最大分频系数是212，即Q12＝2112*f0＝1Hz，即，从Q12可以输出秒脉冲信号。在设计蜂鸣器时需要产生1000Hz和500Hz的频率，也由此获得。(2)计时电路计数器的计时电路，可以采用二－十进制加法计数器CD4518来实现。CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器。如图所示，计时电路有两块4518芯片。电路连接方法如图所示。秒个位的控制电路：1Hz时钟输入到EN端，清零信号输入到CR端，CLK端接D触发器的Q非端，目的是为了在校分时停止计时。秒十位的控制电路：EN端接受来自秒个位的进位信号，CLK端接低电平，CR端电路控制秒十位的清零。分个位的控制电路：EN端接受校分电路的总输出信号，实现快速跳动校分，CLK端接低电平，CR端接清零信号。分十位的控制电路：EN端接受来自分个位的进位，CLK接低电平，CR端电路控制分十位的清零。(3)译码显示电路译码器选用CD4511，显示器选用共阴双字显示器。如图，将译码器CD4511的输出端A、B、C、D、E、F、G分别与显示器上的对应端相连，译码器的3，4，5脚分别接1，1，0，输入端接计数器CD4518的输出端，即可实现数字显示的功能。(4)报时电路需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号用蜂鸣器进行报时。要使蜂鸣器在59’53”、59’55”、59’57”时发出低声（频率为500Hz）；在59’59”时发出高声（频率为1KHz）。蜂鸣器的一端接地，另一端的输入满足下式：H＝59’53”f3+59’55”f3+59’57”f3+59’59”f4＝59’51”（QBf3＋QCf3＋QDf4）＝fQfQfQDCB433''51'59，其中，QB、QC、QD分别是秒个位的输出。设分十位所对应的计数器的输出为1QD,1QC,1QB,1QA；分个位所对应的计数器的输出为2QD,2QC,2QB,2QA；秒十位所对应的计数器的输出为3QD,3QC,3QB,3QA；秒个位所对应的计数器的输出为4QD,4QC,4QB,4QA。其中，Q4为高位，Q1为低位。在59’51”时，四个计数器的输出分别为：1QD1QC1QB1QA＝0101，2QD2QC2QB2QA＝1001，3QD3QC3QB3QA＝0101，4QD4QC4QB4QA＝0001。因此，此时的触发信号F＝1QC1QA2QD2QA3QC3QA4QA。而报时脉冲信号可以由CD4040输出分频信号中得到，低音选用500Hz的脉冲，高音选用1KHz的脉冲。连好之后，接到蜂鸣器的一端，蜂鸣器的另一端接地即可实现了定点报时的功能。(5)校分电路设置一个开关，当开关打到“0”档时，计数器正常计数；当开关打到“1”档时，分计数器可以进行快速校分,即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分。校分电路工作原理：当校分开关打开时：输出为3Qc，正好接到分个位的EN端，实现正常进位；当校分开关闭合时：2Hz的脉冲正好送到分个位的EN端，使得分位的数字能以0.5秒/次的速度快速跳动，从而实现校分。而秒十位的进位信号并没有传送到分个位，因此不能实现进位。在校分过程中，我们可以保持秒钟不动，仅仅校准分钟，这样可以较快地校准分钟。为了实现这个功能，我们只需修改一条线即可：将原本接地的秒个位的CP端接到74LS74的Q端。这样，当校分开关打开时：实现正常进位，正常计数；当校分开关闭合时：相当于秒个位的CP端接高电平，这样秒个位就不计数，也就更不可能向十位进位了。(6)清零电路设计清零电路，使之具有59”清零和任意状态清零的功能：59”清零是指当秒钟从59”向60”跳动时，清零电路立刻发挥作用，使得秒钟从59”直接跳到0”。任意状态清零是指在电路正常工作时，任意时刻按动清零开关，即可使计数器全部回零。清零电路的工作原理：分别将分十位和秒十位的QB、QC端与非，之后再和一个清零开关与非，最后的输出接到分十位和秒十位的Cr端。这样，可以实现以下几个功能：59”清零：若清零开关断开，则只有当计数器计到6时，1QB和1QC才为1，通过一个与非门之后为0，这样清零电路输出高电平，可以实现59”的清零。任意状态清零：若清零开关在某一时刻闭合，则无论1QB、1QC的值是多少，清零电路的输出都为高电平，这样可以实现任意状态的清零。5)总逻辑图六实验体会通过这次实验，加深了对加法器的理解，巩固了同步清零这一电路设计法则，能灵活运用各类门组接电路。本次实验还对培养我们的意志品质起到了关键的作用。线越多，电路越复杂越需要我们的细心。本次实验，我受益匪浅。