第2章 微处理器及其结构

第二章16位和32位的微处理器华中师范大学信息技术系第二章微处理器及其结构(2)华中师范大学信息技术系本章学习内容•16位微处理器8086的内部结构•32位微处理器80486•内部结构•寄存器结构•引脚信号及功能•存储器组织及输入输出结构•工作模式•总线操作时序•32位微处理器Pentium第二章微处理器及其结构(3)华中师范大学信息技术系2.116位微处理器80862.1.18086的编程结构2.1.28086的寄存器结构2.1.38086的引脚信号和工作模式2.1.48086的操作和时序2.1.58086的存储器组成和I/O结构第二章微处理器及其结构(4)华中师范大学信息技术系2.1.18086的内部结构•8086是Intel系列的16位微处理器，有16根数据线和20根地址线。•从功能上，8086分为两部分:•总线接口部件（BIU）:负责与存储器、I/O端口传送数据。•执行部件（EU）：负责指令的执行。8位微处理器的工作原理第二章微处理器及其结构(5)华中师范大学信息技术系微机原理第二章IA-32结构的微处理器(5)8086的内部结构2.1.18086的内部结构第二章微处理器及其结构(6)华中师范大学信息技术系•4个通用寄存器，即AX、BX、CX、DX•4个专用寄存器，即BP、SP、SI、DI•标志寄存器•算术逻辑部件•4个段地址寄存器，•CS16位的代码段寄存器•DS16位的数据段寄存器•ES16位的附加段寄存器•SS16位的堆栈段寄存器•16位的指令指针寄存器IP2.1.28086的寄存器结构第二章微处理器及其结构(7)华中师范大学信息技术系•状态标志寄存器F（9个状态标志位)•状态标志：状态标志用来反映EU执行算术和逻辑运算以后的结果特征。标志名称值为0值为1CF进位无进位或借位有进位或借位PF奇偶有奇数个1有偶数个1AF辅助进位低4位无进位或借位低4位有进位或借位ZF零结果不为0结果为0SF符号结果为正数结果为负数OF溢出无溢出有溢出2.1.28086的寄存器结构第二章微处理器及其结构(8)华中师范大学信息技术系•控制标志位：控制CPU的操作标志名称值为0值为1DF方向数据串指令以地址的递增顺序对数据串进行处理数据串指令以地址的递减顺序对数据串进行处理IF中断允许关中断开中断TF陷阱CPU正常工作单步运行2.1.28086的寄存器结构第二章微处理器及其结构(9)华中师范大学信息技术系2.1.38086的引脚信号和工作模式1.(1)最小模式:在系统中只有一个微处理器。(2)最大模式：两个或多个微处理器（主处理器、协处理器）•8087：数值运算协处理器，实现多种类的数值操作，如高精度的整数和浮点运算，也可以进行超越函数（如三角函数、对数函数）的计算•8089：输入/输出协处理器，有一套专门用于输入/输出的指令系统，直接为输入/输出设备服务。第二章微处理器及其结构(10)华中师范大学信息技术系2.8086的引脚信号和功能①数据线和地址线复用②有16根数据线③第21脚(RESET)为输入复位信号④第22引脚为“准备好”(READY)信号⑤高4位地址和状态线复用2.1.38086的引脚信号和工作模式VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND第二章微处理器及其结构(11)华中师范大学信息技术系VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDGNDVCC:地和电源AD15～AD0:地址/数据复用A19/S6～A16/S3地址/状态复用S6:8086当前与总线相连S5:IF的值S4、S3:当前使用的段寄存器BHE＃/S7:高8位数据总线允许/状态复用NMI:非屏蔽中断输入INTR:可屏蔽中断请求信号输入RD＃:读信号输出CLK:时钟输入RESET:复位信号输入READY:“准备好”信号输入TEST＃:测试信号输入MN/MX＃:最小和最大模式控制输入2.1.38086的引脚信号和工作模式第二章微处理器及其结构(12)华中师范大学信息技术系VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDINTA＃:中断响应信号输出ALE:地址锁存允许信号输出DEN＃:数据允许信号DT/R＃:数据收发信号输出3.最小模式2.1.38086的引脚信号和工作模式M/IO＃:存储器/输入输出控制信号输出WR＃:写信号输出HOLD:总线保持请求信号输入HLDA:总线保持响应信号输出第二章微处理器及其结构(13)华中师范大学信息技术系4.最大模式•QS1、QS0:指令队列状态信号输出•S2#、S1#、S0#:总线周期状态信号输出•LOCK#(lock):总线封锁信号输出•RQ#/GT1#、RQ#/GT0#:总线请求信号输入、总线授权信号输出2.1.38086的引脚信号和工作模式VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0RQ/GT1LOCKS2S1S0QS0QS1TESTREADYRESET8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND第二章微处理器及其结构(14)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•基本概念•物理地址：CPU访问内存时用的地址。•逻辑地址：用户进行程序时采用的地址。•20条地址线，可寻址220（1M）个存储单元•每个单元存放一个字节（8位二进制）的信息•数据存取操作时，数据可以是字节、字、双字或多字第二章微处理器及其结构(15)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•存储器的分段•可分为若干个段，每个段含216个字节（64KB）•四个现行可寻址段•代码段：CS•数据段：DS•附加段：ES•堆栈段：SS第二章微处理器及其结构(16)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•8086的存储器编址逻辑地址：段基址和偏移地址物理地址=段基址×16+偏移地址第二章微处理器及其结构(17)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•分段编址的好处•程序中的指令只涉及16位地址，减短了指令长度，提高了执行程序的速度。在程序执行过程中，不需要在1M空间中去寻址，多数情况下只在一个较小的存储器段中运行。•多数指令运行时，并不涉及段寄存器的值，而只涉及16位的偏移量。也为程序的浮动装配创造了条件。第二章微处理器及其结构(18)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•存储器按字节组织，按字节分配地址•当存放的数为一个字(16位，2个字节)时，则将字的高位字节放在高地址中，将低位字节存放在低地址中；•当存放的数是双字形式(地址指针数据)时，则将低字(偏移量）存放在较低地址中，高字（段基址）存放在较高地址中。1FH0CH字节数20H28H字节数21H23H字0B23H22H0BH23H00H地址指针段基址：2000H偏移量：3000H24H30H25H00H26H20H第二章微处理器及其结构(19)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•例1：从10000H开始的内存单元存放有“A”到“G”的ASCII码，请画出存储示意图。•例2：有三个字数据，分别是1268H，0A132H，3630H，存储在21001H开始的单元，并连续存放，请画出存储示意图。第二章微处理器及其结构(20)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构•8086的I/O编址•一个n位的端口实际上是存取数据的一个n位寄存器。在系统设计时，要为每个端口分配一个地址，称为端口地址或端口号。第二章微处理器及其结构(21)华中师范大学信息技术系2.1.48086的存储器组成和I/O结构统一编址方式内存960KBI/0（64KB）00000HEFFFFHF0000HFFFFFH~~00000HFFFFFH~0000HFFFFH~独立编址方式内存（1MB）I/0（64KB）第二章微处理器及其结构(22)华中师范大学信息技术系•8086的I/O端口采用独立编址方式•8086允许有65535(64K)个8位的I/O端口，两个相邻编号的端口可以组合成一个16位端口2.1.48086的存储器组成和I/O结构第二章微处理器及其结构(23)华中师范大学信息技术系2.232位微处理器80486•80486的内部结构•80486的寄存器结构•80486的引脚信号及功能•80486的存储器组织及I/O结构第二章微处理器及其结构(24)华中师范大学信息技术系2.2.180486的内部结构•总线接口部件•指令预取部件•指令译码部件•控制和保护测试单元部件•整数执行部件•浮点运算部件•分段部件和分页部件•Cache管理部件第二章微处理器及其结构(25)华中师范大学信息技术系2.2.280486的寄存器结构•基本寄存器第二章微处理器及其结构(26)华中师范大学信息技术系2.2.280486的寄存器结构•标志寄存器•状态标志位：CFOFPFSFAFZF•控制标志位：TFIFDF•系统标志位：•IOPL：输入/输出特权级标志位。•NT：任务嵌套标志。•RF：恢复标志。•VM：虚拟8086模式标志•AC：队列检查标志第二章微处理器及其结构(27)华中师范大学信息技术系2.2.280486的寄存器结构•段寄存器•代码段寄存器CS•数据段寄存器DS•堆栈段寄存器SS•附加段寄存器ES、FS和GS第二章微处理器及其结构(28)华中师范大学信息技术系2.2.280486的寄存器结构•系统寄存器•系统地址寄存器•GDTR•IDTR•LDTR•TR•控制寄存器CR•调试寄存器和测试寄存器•浮点寄存器第二章微处理器及其结构(29)华中师范大学信息技术系2.2.380486微处理器引脚信号及功能第二章微处理器及其结构(30)华中师范大学信息技术系2.2.480486的存储器组织及I/O结构•存储器组织与I/O结构第二章微处理器及其结构(31)华中师范大学信息技术系2.2.480486的存储器组织及I/O结构•存储器寻址第二章微处理器及其结构(32)华中师范大学信息技术系2.2.480486的存储器组织及I/O结构•存储器寻址第二章微处理器及其结构(33)华中师范大学信息技术系2.380486的工作模式•实地址工作模式•保护工作模式•虚拟8086工作模式第二章微处理器及其结构(34)华中师范大学信息技术系2.4微处理器的总线操作时序•总线•按级别分：内部总线、系统总线和外部总线•总线操作•总线请求和仲裁阶段•寻址阶段•传送数据阶段•结束阶段第二章微处理器及其结构(35)华中师范大学信息技术系2.4微处理器的总线操作时序•时钟周期：微处理器执行指令的最小时间单位，又称T状态。它通常与微机的主频有关。•总线周期：CPU对存储器或I/O端口完成一次读/写操作所需的时间。•指令周期：CPU执行一条指令所需要的时间。第二章微处理器及其结构(36)华中师范大学信息技术系2.4微处理器的总线操作时序•非突发周期：至少需要两个时钟才能传送一个字节数据。•突发周期