数电11(编码器)

4组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路4.5组合可编程电路4.6用VerilogHDL描述组合逻辑电路4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器/数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电路一、编码器(Encoder)的概念与分类编码：用二进制代码表示具体信息的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。能够按照既定的编码规则自动将输入端的信息表示为二进制码输出的电路称为编码器。4.4.1编码器数字系统可以处理现实中的各种信息，但这些信息必须先被表示为二进制码，才能被数字系统接受并识别。(1)二进制编码器的结构框图1）普通二进制编码器1、编码器的工作原理I0I1Yn-1Y0Y11n2-I二进制编码器2n个输入n位二进制码输出n位二进制码最多有2n个不同组合，亦即2n个二进制码，从而最多可以代表2n个信息。所以编码器如果有n个输出端，则有2n个输入端。(2)4线─2线普通二进制编码器实例(设计)Y1Y0I0I1I2I3（a）逻辑框图4输入二进制码输出I0~I3：代表4个信息，设高电平有效任意一个时刻，如果某一个输入端Ii变为高电平，即Ii发出编码请求，输出端Y1Y0将按照编码规则，将Ii所对应的2位二进制码输出。Y1~Y0：代表2位二进制码，其4种不同的变量组合即为4种代码，按照既定的编码规则，分别代表输入端的4个信息。有效意味着发出编码请求常用编码规则：I0、I1、I2、I3对应00，01，10，111000010000100001Y0Y1I3I2I1I0（b）逻辑功能表编码器的输入为高电平有效。11011000321032100321032101IIIIIIIIYIIIIIIIIY(2)4线─2线普通二进制编码器实例(设计)为正常工作，普通编码器任一时刻输入端只能有一个发出编码请求321032100321032101IIIIIIIIYIIIIIIIIYI0I1I2I31111&&&≥1Y0Y1&≥1（c）逻辑电路图当所有的输入都为1时，Y1Y0=？Y1Y0=00无法输出有效编码。结论：普通编码器不能有两个以上的输入端同时有效。I0I1I2I31111&&&≥1Y0Y1&≥1I2=I3=1,I1=I0=0时，Y1Y0=？Y1Y0=00（d）普通编码器的限制321032100321032101IIIIIIIIYIIIIIIIIY例：分析下面逻辑图的功能（S不能同时闭合）2345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS32345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS32345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS3S0S1S2S3S4S5S6S7S8S90135792367456789)(SDCBAGSSSSSSDSSSSCSSSSBSSASi:闭合为0断开为111111111111111111110111111110111111110111111110111111110111111110111111110111111110111111110111111110111111111此为键盘输入8421BCD码编码器。分析：(1)S0~S9为输入，低电平有效；(2)S0~S9任一为0（任一键按下）时，ABCD输出与其数字对应的8421码。（A为高位，D为低位）(3)无信号输入（没有键按下）时，GS=0，ABCD输出代码无效。0000000001000110010100111010010101101101011111000110011ABCDGSS9S8S7S6S5S4S3S2S1S089SSA4567SSSSB2367SSSSC13579SSSSSD0)(SDCBAGS真值表3)优先编码器(1)优先编码器的提出：实际应用中，经常有两个或更多输入编码信号同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并能按预先设定的优先级别，只对其中优先权最高的一个进行编码的逻辑部件称为优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。(2)4─2线优先编码器实例（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入I3I0高电平有效，输出Y1Y0为二进制代码输入优先级从高到低为I0I3~3321IIIY+=33210IIIIY+=优先编码器CD4532的示意框图、引脚图2、集成电路编码器CD4532I0I1I2I3I4I5I6I7Y0Y1Y2EIEOGS12345678910111213141516I4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0优先级别低高输入高电平有效二进制码输出输入使能（高电平有效）输出使能（高电平有效）优先编码工作状态标志（高电平有效）I211111111111≥1≥1≥1≥1≥1≥1≥1&&1&1&&1≥1≥1&1GS1EO11&I1I7I6I5I4I3I0EIY2Y1Y0CD4532电路图CD4532功能表000000000111110110101011010010011100101000110000100XXXXXXXX10000000011XXXXXXX101XXXXXX1001XXXXX10001XXXX100001XXX1000001XX10000001X100000001Y2Y1Y0GSEOEII7I6I5I4I3I2I1I0EI：输入使能端(高电平有效)GS：有效时，表明芯片处于状态③。优先编码工作状态标志GS，EO：均无效，表明芯片处于状态①。要会看功能表②选中：无编码请求①未选中（禁止）③选中：有编码请求EO：有效时，表明芯片处于状态②。用于编码器级连。4)8/3线优先编码器应用举例用二片CD4532构成16/4线优先编码器,要求：a）16输入A15~A0，优先级别递减b）4输出L3L2L1L0c）具有总的输入使能端EI、输出使能端EO、优先编码工作状态标志GS（所有功能类似8/3线优先编码器）逻辑图如下：功能I7I6I5I4I3I2I1I0A15A14A13A12A11A10A9A8CD4532(1)EIEOGSY2Y1Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532(0)EIEOGSY2Y1Y0EI1EO1EI0EO01111GS1GS0GSL3L2L1L016/4线编码器状态①：EI=0EI1=0，(1)禁止，EO1=0→EI0=0，(0)禁止。两片均处于状态①。两片所有输出端（数据，状态）均为0。∴L3L2L1L0、GS、EO均为0。(EI)(EO)16/4线编码器状态②：EI=1,A15～A0无编码请求EI1=1，(1)处于状态②，Y2Y1Y0=000,GS1=0，EO1=1→EI0=1，(0)处于状态②，Y2Y1Y0=000,GS0=0，EO0=1∴L3=GS1=0，L2L1L0=000，GS=0，EO=1I7I6I5I4I3I2I1I0A15A14A13A12A11A10A9A8CD4532(1)EIEOGSY2Y1Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532(0)EIEOGSY2Y1Y0EI1EO1EI0EO01111GS1GS0GSL3L2L1L0(EI)(EO)功能16/4线编码器状态③：EI=1,A15～A0有编码请求1）A15～A8无编码请求,A7～A0有编码请求EI1=1,(1)处于状态②，Y2Y1Y0=000,GS1=0，EO1=1→EI0=1，(0)处于状态③，Y2Y1Y0:111~000，GS0=1，EO0=0∴L3=GS1=0，L2L1L0对应(0)的Y2Y1Y0，GS=1，EO=0；L3L2L1L0对应的A7～A0编码范围从0000～0111。I7I6I5I4I3I2I1I0A15A14A13A12A11A10A9A8CD4532(1)EIEOGSY2Y1Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532(0)EIEOGSY2Y1Y0EI1EO1EI0EO01111GS1GS0GSL3L2L1L0(EI)(EO)功能16/4线编码器状态③：EI=1,A15～A0有编码请求2）A15～A8有编码请求,A7～A0有或无编码请求EI1=1，(1)处于状态③，Y2Y1Y0:111~000，GS1=1，EO1=0→EI0=0，(0)处于状态①，其全部输出为0。∴L3=GS1=1，L2L1L0对应(1)的Y2Y1Y0，GS=1,EO=0；L3L2L1L0对应的A15～A8编码范围从1000～1111。I7I6I5I4I3I2I1I0A15A14A13A12A11A10A9A8CD4532(1)EIEOGSY2Y1Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532(0)EIEOGSY2Y1Y0EI1EO1EI0EO01111GS1GS0GSL3L2L1L0(EI)(EO)功能作业P1954.4.2其它题目自己做并对答案。作业根据大学号分单双号交，每周一次，上课前交。