第四章触发器 数字电路技术基础(清华大学出版社)

《数字电子技术基础》《数字电子技术基础》电子课件郑州大学电子信息工程学院2020年2月17日《数字电子技术基础》第四章触发器《数字电子技术基础》4.1概述一、用于记忆一位二进制信号1.有两个能自行保持的稳定状态0态或1态2.根据输入信号可以置成0或1二、分类1.按电路结构（基本，同步，主从，边沿）2.按控制方式和逻辑功能（RS,JK,D,T）3.按存储数据的原理（静态，动态）《数字电子技术基础》4.2基本RS触发器4.2.1与非门构成的基本RS触发器电路结构及工作原理1.当时，触发器处于保持状态。2.当、，无论触发器其现态为何值，都置1。3.当、，无论触发器其现态为何值，都置0。4.当时，则有，此既非0态也非1态。1SR0S1R1S0R0RS111nnQQ《数字电子技术基础》逻辑功能描述《数字电子技术基础》【例4.2.1】已知和的波形图如图4.2.4所示，试画出基本RS触发器输出端的波形（假设初态为0）。《数字电子技术基础》或非门构成的基本RS触发器01SRQRSQnn《数字电子技术基础》4.2.2同步RS触发器一、电路结构与工作原理才起作用和到达，只有同步信号触发器基本输入控制门RSCPRS《数字电子技术基础》01SRQRSQnn电平触发方式中的空翻现象《数字电子技术基础》【例4.2.2】已知电路结构如图4.2.6（a）所示的同步RS触发器输入信号波形如图4.2.8所示，试画出和端的波形。假设触发器的初始状态为0。《数字电子技术基础》二、同步触发器的其他接法1．带异步置位、复位端的同步RS触发器《数字电子技术基础》2．D型锁存器《数字电子技术基础》4.3主从结构触发器一、电路结构与工作原理提高可靠性，要求每个CP周期输出状态只能改变1次《数字电子技术基础》《数字电子技术基础》【例4.3.1】已知主从RS触发器的输入信号、和时钟信号波形，试画出端和端的波形。假设初态。解：画出两端波形如图4.3.2所示。由图可见，在期间，虽然主触发器因和的变化而多次翻转，但从触发器只在信号的下降沿翻转一次，没有空翻。0'QQ'QQ1CPRSCP《数字电子技术基础》主从SRJKQQQ’Q’CP主从JK触发器希望在1RS的条件下，触发器的次态也是确定的《数字电子技术基础》110111011后，“从”，“主”“主”保持时，则若cpQ,QcpK,J)(nn主从SRJKQQQ’Q’CP后，“从”保持“主”保持时，则若cpQQcpKJ)(nn01103nnnQcp,Q,QcpKJ)(后，“从”则“主”置若则“主”置若时，则若1001114000011102后，“从”，“主”保持，“主”时，则若cpQQcpK,J)(nn《数字电子技术基础》(5)列出真值表XXXX000000111001101101000110110111101nnQQKJCPnQXXXX0000001110011011010001101101*1111*1nnQQRSCPnQ主从SRJKQQQ’Q’CP《数字电子技术基础》二、主从结构触发器的动作特点输出状态只能改变一次”状态翻转到达后，“从”按“主第二步“从”保持时，“主”接收信号，第一步分两步动作：cpcp.11的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQnn主从SRJKQQQ’Q’CP。最后的状态，决定前，要找出期间里输入发生变化时在可能翻转一次高电平期间，“主”只在但主从对“主”都起控制作用的全部时间里输入信号，，“主”为同步主从1112n'QQcpcpcpJKcpRSRS.《数字电子技术基础》【例4.3.2】已知主从JK触发器的J、K输入信号波形，试画出J、K端波形。（假设Q的初始状态为0）《数字电子技术基础》五、集成主从JK触发器图示为集成主从JK触发器74H72的逻辑电路和逻辑符号。《数字电子技术基础》4.4边沿触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP的下降沿（或上升沿）到时的输入信号状态，与在此前、后输入的状态没有关系。用CMOS传输门的边沿触发器维持阻塞触发器用门电路tpd的边沿触发器。。。《数字电子技术基础》4.4.1维持阻塞结构边沿触发器一、电路结构及工作原理《数字电子技术基础》二、集成维持阻塞D触发器常用的集成维持阻塞触发器有7474（T1074）、74H74（T2074）、74S74（T3074）和74LS74（T4074）等，这四种触发器均为双触发器。它们具有相同的逻辑功能，具有相同的片脚排列。其特性表如表4.4.1所示。《数字电子技术基础》【例4.4.1】已知双D触发器7474的、、及D端波形，其初始状态为。试画出输出端的波形。解：CPDRDS1QQ《数字电子技术基础》4.4.2利用传输延迟时间的边沿触发器一、电路结构及工作原理《数字电子技术基础》二、集成边沿JK触发器•常用集成下降沿双JK触发器有74S112（T3112）和74LS112（T4112）等。它们的逻辑功能、片脚排列及逻辑符号完全相同。《数字电子技术基础》4.4.3CMOS主从结构的边沿触发器反馈通路接通，自锁保持通断，而变化随着断通，时，,QTGTGDQ,DQTGTGcp)(''432101反馈不通断通，“主”保持此前的状态通断，后，,QQTGTGDTGTGcp)('43212后，输出才能变化。直到下个反馈通路接通保持通断，接收新的输入断通，cp,QTGTG,DQTGTGcp)('43213《数字电子技术基础》(5)10为实现异步置，置、后的状态无关输入的状态，而与此前仅取决于上升沿到达时，的上升沿（或下降沿）变化发生在动作特点112nnQcpQ.《数字电子技术基础》二、CMOS主从JK边沿触发器《数字电子技术基础》4.5触发器的主要参数（略）4.6不同类型触发器之间的转换《数字电子技术基础》