第三章 QuartusII设计流程.

第三章QuartusII设计流程1、QUARTUSII简介2、QUARTUSII下载与安装3、QUARTUSII设计流程4、QUARTUSII实例演示本课程的目标通过教学使学生了解QUARTUSII的特点，掌握在QUARTUSII软件平台上进行文本输入及仿真的基本方法，掌握设计项目的编译、模拟与仿真等常规操作技术。1、QUARTUSII简介QUARTUSII是美国Altera公司提供的可用于可编程片上系统(SOPC)开发的综合开发环境,是进行SOPC设计的基础.集成环境包括以下内容:系统级设计,嵌入式软件开发,可编程逻辑器件(PLD)设计,综合,布局和布线,验证和仿真其应用方法与设计流程对于其他流行的EDA工具的使用具有一定的典型性和一般性。图1.1QuartusII6.0用户界面2、QUARTUSII下载与安装（1）登录网站。（2）在该网站注册，获得用户名（UserName）及密码（Password），以便下载软件及获得许可文件，请务必记住注册时使用的邮箱，许可文件将发至该邮箱。（3）进入下载中心，选择QuartusⅡ6.0网络版软件。（4）选择Downloadyourfilenow，即可下载软件。（5）下载许可文件。从Altera网站下载QUARTUSII6.0安装程序的步骤：①公司网址②注册/登录③下载①下载中心②网络版③6.0版④点击go①点击①右键单击此处选择下载方式从Altera网站下载QUARTUSII6.0后，即可安装软件，使用时需要安装许可文件（license.dat），因此需要从Altera网站再下载许可文件。从Altera网站下载许可文件之前，需要知道当前电脑的物理地址(NIC)。获得NIC的方法有2种：第一种获得NIC的方法：（1）打开安装好的QuartusII软件，选择Tools/licensesetup命令，在出现的界面里NIC所指的信息，即为需要的。例如：6c626d058a9c具体的步骤如下：①点击②选择①NIC②Q软件安装许可文件的位置①此处即为NIC第二种获得NIC的方法：①在Windos界面下，使用命令开始|运行|cmd，然后回车出现DOS命令提示符；②在DOS命令提示符下键入命令：ipconfig/all；在屏幕显示的结果中，在physicaladdress后面有一串12位的16进制数，这就是本计算机的NIC（每2个数字之间有连字符隔开）。例如：6C-62-6D-05-8A-9C。②选择运行①此处输入③此处输入cmd①此处输入②显示当前NIC①下载中心从Altera网站下载QUARTUSII6.0许可文件②点击此处①点击此处①点击此处①输入注册时的用户名②输入注册时的密码③点击①输入机器的NIC数字②选中Yes③选中④点击之后就可下载license到注册时使用的邮箱。因为每个许可文件含有不同计算机的物理地址码，所以不同的计算机只能用含有他NIC码的那个许可文件。并且在计算机上安装好QUARTUSII6.0软件后，注意license文件应该首先复制到QUARTUSII6.0的安装路径下面，如：如果QUARTUSII6.0安装在C:\Altera\QUARTUSII6.0下面，那么license文件也必须存在C:\Altera\QUARTUSII6.0这个路径下面，然后再在QUARTUSII6.0软件下面导入license文件，如果不安装license文件，在计算机上的程序不能下载到实验箱上显示实际的实验效果。3、QUARTUSII设计流程原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真仿真错误3、QUARTUSII设计流程4、QUARTUSII实例演示Project:项目，工程，设计Quartus2只对项目进行编译，模拟，编程…..而不对单独的文件，除非把该文件设置为项目任何一项设计都是一个项目（Project）,都必须为此项目建立一个放置与此项目相关文件的文件夹，如果各个设计都不加整理地放在默认的目录下，势必造成文件管理的混乱。此文件夹被默认为工作库（Worklibrary）。设计输入的源文件（.vhd）以及包括编译过程中自动产生的一系列后续文件均放在该工作库中。注意事项QuartusII软件的具体设计步骤⑥模拟仿真⑦电路观察器⑧引脚分配⑨下载与配置①建立文件夹②建立新工程③设计输入④综合⑤适配①建立文件夹在实验室上机时，要求在D盘建立一个自己姓名拼音的文件夹，每次实验内容都在此文件夹下再建立一个文件夹，在这个二级文件夹里存放相应项目、程序文件、仿真波形文件等。例如：D:\fanli\and_2②建立新工程（1）双击桌面上QuartusII6.0的图标，启动QuartusII6.0软件。（2）通过File=NewProjectWizard…菜单命令启动新项目向导。1.选择file2.点击此处（3）在随后弹出的对话框上点击Next按钮，继续。点击此处（4）在Whatistheworkingdirectoryforthisproject栏目中设定新项目所使用的路径；在Whatisthenameofthisproject栏目中输入新项目的名字:vote，点击Next按钮。4.点击此处1.指定工作目录2.指定项目名称3.本项目顶层Entity名称建议顶层文件名与顶层Entity同名；建议顶层文件名与项目名称相同。（5）在这一步，向导要求向新项目中加入已存在的设计文件。因为我们的设计文件还没有建立，所以点击Next按钮，跳过这一步。点击此处（6）为本项目指定目标器件1.选择器件系列2.选择具体器件3.点击此处（7）在这一步，可以为新项目指定综合工具、仿真工具、时间分析工具。在这个实验中，我使用QuartusII6.0的默认设置，直接点击Next按钮，继续。点击此处（8）确认相关设置，点击Finish按钮，完成新项目创建。点击此处③设计输入（9）接下来，我们建立一个VHDL文件。通过File=New菜单命令，在随后弹出的对话框中选择VHDLFile选项，点击OK按钮。通过File=SaveAs命令，将其保存，并加入到项目中。1.选择file2.点击New3.选择VHDLFile4.点击此处（10）在VHDL界面输入两输入与门程序，然后通过File=SaveAs命令保存，实体名注意事项：（1）保存的文件一定要存到指定、正确的文件夹下。例如本例一定要存在D:\fanli\and_2文件夹目录下（2）保存的文件名必须和实体名一致.即保存时只能用and_2这个文件名。④综合和编译（11）选择Processing=StartCompilation,检查程序语法错误，并生成RTL图编译结果的报告（12）执行Tools=NetlistViewer=RTLViewe,生成RTL图容易出现的错误错将设计文件存入了根目录，并将其设定成工程，找不到工作库时，报错为：Error：Can’topenVHDL“WORK”文件后缀名不是.vhd，在设定工程后编译时，报错为Error：Line1，Filee:\half_adder\half_adder.tdf:TDFsyntaxerror…设计文件名与实体名不符时，如写成adder.vhd，编译时，报错为：Error:Line1,…VHDLDesignFile“adder.vhd“mustcontain…设计文件描述的语法错误，如每一个句子后没加分号ErrorVHDLsyntaxerroratand_2.vhd(5)neartext:;expecting;,or)发现并纠正VHDL代码中的错误故意制造一个错误：例如将第4行末尾处的分号删除然后执行Processing=StartCompilation；编译器将产生出错报告；点击确定。点击确定发现并纠正VHDL代码中的错误在消息窗口中找到第1条出错信息：它告诉我们与第5行的文字缺少1个分号。鼠标双击该消息，文本编辑器中的出错位置被高亮度显示；纠正该错误重新编译通过；本例说明出错消息的不准确性，应首先纠正第1个错误，纠正一个，编译一次。编译的成功为项目创建一个编程文件，能够保证了设计输入的基本正确性，不能保证该项目的逻辑关系的正确性，也不能保证时序的正确性。设计输入和编译成功设计成功⑥模拟仿真仿真功能仿真：无时间延迟，综合命令后可进行12时序仿真：有时间延迟，必须全程编译后进行2仿真过程不涉及任何具体器件的硬件特性。在综合后即可进行。会使用命令Processing=GenerateFunctionalSimulationNetlist就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。必须在全程编译后进行。无论是功能仿真还是时序仿真，都需要准备好波形文件（13）在File菜单下，点击New命令。在随后弹出的对话框中，切换到OtherFiles页。选中VectorWaveformFile选项，点击OK按钮。1.选择OtherFiles2.选择此项3.点击OK(14)进入波形编辑器窗口工具条工具条结点名字区波形区（15）指定模拟终止时间在对话框中操作选择命令Edit=EndTime（本例为300ns）（16）现在，我们已经进入到波形编辑界面。在Edit菜单下，点击InsertNodeorBus…命令,或在结点名字区连续双击鼠标左键两次，出现如下框图，点击框图中的NodeFinder出现结点查找器窗口搜索结点名点击NodeFinder（17）在上面一个框图中点击NodeFinder…按钮后，打开NodeFinder对话框。点击List按钮，列出电路所有的端子。点击按钮，全部加入。点击OK按钮，确认。（1）选择Pins:all（2）点击List（3）从左向右移（4）点击OK(18)回到InsertNodeorBus对话框，点击OK按钮，确认。点击OK(19)编辑输入激励信号波形.选中a信号，在Edit菜单下，选择Value=Clock…命令。在随后弹出的对话框的Period栏目中设定参数为50ns，点击OK按钮。(1)选中a信号(2)点击此符号（3)Period参数设为10ns强调此处设置的周期必须大于网格上的最小时间间隔。(2)点击此符号(1)选中b信号(2)点击此符号（3)Period参数设为20ns(20)重复之前的操作，设置输入信号b的参数(20)重复之前的操作，设置输入信号b的参数（21）输入激励信号波形编辑完毕后的结果（22）功能仿真(2)使用命令Processing=SimulatorTool，出现模拟器窗口（1）选择Functional(2)指定波形文件(3)点击Start(4)点击,看仿真波形(1)Processing=GenerateFunctionalSimulationNetlist功能仿真波形此处已提示注意：输入波形与输出波形无延时滞后（23）时序仿真（1）选择Timing(2)指定波形文件(3)点击Start(4)点击,看仿真波形(2)使用命令Processing=SimulatorTool，出现模拟器窗口(1)Processing=GenerateFunctionalSimulationNetlist此处已提示时延时序仿真波形功能仿真没有时间延迟，时序仿真会产生时间延迟及毛刺VHDL语言正确，时序仿真不一定正确。时序仿真和器件的真实特性相接近，必须在全程编译后才能进行时序仿真。一般情况，我们只进行时序仿真，而不进行功能仿真。因此在波形文件的输入设定好后，直接点击工具按钮或使用Processing=startsimulation命令，即可进行时序仿真。注意事项：⑧引脚分配（1）确定电路的输入/输出端口和引脚的对应关系；（2）将设计结果下载到