实验一 QuartusII软件安装与熟悉

实验一QuartusII软件安装与熟悉一、实验目的1.掌握QuartusII9.0软件安装及License设置方法2.基于原理图方式，熟悉利用Quartus软件进行可编程逻辑系统开发的主要步骤二、实验内容1.安装QuartusII9.0软件2.利用原理图方法设计一个简单的2:4译码器三、实验环境1.硬件：PC机、便携式EDA/SOPC/DSP实验系统2.软件：QuartusII9.0四、实验操作方法(一)安装QuartusII9.0软件：1.确认机器上尚未安装任何版本的Quartus软件。若有，则需要先行卸载，然后重新安装；2.打开QuartusII9.0软件包源文件所在位置，运行quartus\setup.exe，开始安装过程。按屏幕提示进行，并建议采用默认路径（注：所有路径中不能含中文）；3.进入QuartusII9.0安装界面，如图1-1所示。按屏幕提示进行安装。图1-1安装界面4.为节约安装空间，在提示选择安装方式时，点选Custom以自定义安装组件，如图1-2所示；图1-2选择自定义安装方式5.按图1-3所示点选需安装的组件，其中QuartusII、CycloneIIsupport为本实验系统必选项；图1-3选择需安装组件6.待安装结束后，将crack\sys_cpt.dll拷贝到安装路径中的bin\中（若使用默认设置，则安装路径为c:\altera\quartus72\bin\）；7.执行quartusii_72_sp1_pc.exe文件；8.执行pc_quartus_72_sp1_list_path_patch_1_04.exe文件；9.再次将crack\sys_cpt.dll拷贝到安装路径中的bin\文件夹中；10.将crack\license.DAT拷贝到安装路径下，用Windows记事本打开，将文件里所有的“HOSTID=xxxxxxxxxxxx”中原有12位符号（如123456789012）全部替换为本机网卡物理地址（如0040cac35c32），如图1-4所示；图1-4修改License.DAT文件中的MAC地址至此，quartusII9.0软件安装完毕。注：在Windows命令提示符下键入ipconfig/all，可查看本机网卡物理地址，如图1-5所示。图1-5查看本机网卡物理地址(二)设置Licecse：1.点击“开始→所有程序→Altera→QuartusII9.0”，启动quartusII9.0软件，屏幕上出现要求进行License设置的界面，如图1-6所示；图1-6要求进行License设置2.点选“Specifyvalidlicensefile”选项，进入图1-7所示的License设置窗口；必须全部替换图1-7设置License3.点击“LicenseFile”行最右边的符号，浏览至安装路径下经修改网卡物理地址后的license.DAT文件，并确定打开；4.观察“CurrentLicense”中的显示内容，确定LicenseType为FullVersion，HostIDValue为本机网卡物理地址，则软件的License设置正确；注：1.必须保证License设置完全正确，才能正常使用QuartusII9.0的所有功能；2.也可在进入QuartusII9.0后，通过点击菜单“Tools→LicenseSetup”项，打开图1-7所示的License设置窗口并进行后期设置或修改；至此，可开始使用QuartusII9.0软件，但为了使用JTAG下载编程功能，则还需要安装实验系统所配备的ByteBlasterII编程器驱动程序并进行硬件设置。(三)设置ByteBlasterII编程器：1.打开“控制面板→添加硬件”；2.选择“添加新的硬件设备→手动选择→声音、视频和游戏控制器→从磁盘安装”；3.浏览至安装路径下的\drivers\win2000\，选择win2000.inf，按屏幕提示继续操作，完成驱动程序安装；4.进入QuartusII9.0，点击菜单“Tools→Programmer”，打开编程器窗口，如图1-8所示；当前编程器类型当前编程模式编程器设置浏览至License.DAT文件当前License设置状况图1-8编程器窗口5.确认图1-8中的当前编程器类型为ByteBlasterII[LPT1]，若显示NoHardware或其它类型，则点击HardwareSetup进行编程器硬件设置，如图1-9所示；图1-9编程器硬件选择6.在图1-9所示硬件设置窗口中，若编程器驱动程序安装正确，当前可选编程器列表中应有ByteBlasterII[LPT1]，选中后点击Add，即可将其设为当前可用编程器；至此，实验系统所配的ByteBlasterII并行接口编程器安装并设置完毕。(四)第一个实验：用原理图方法设计一个简单的2:4译码器1.新建工程1)在PC机某个逻辑分区上建立一个工作目录，用于存放新建工程的所有文件（注：要求任何目录名、文件名、实体名等均不能使用中文）；2)进入QuartusII9.0，点击菜单“File→NewProjectWizard”，开始新建一个工程；3)当屏幕提示键入新建工程的工作路径时，浏览至预先建立的工作目录，并根据情况输入合适的工程名及顶层实体名（注：可使用默认的顶层实体名），如图1-10所示；图1-10设置工程的工作路径4)当屏幕提示选择工程将使用的器件时，依照实验系统所使用的FPGA芯片，在Family中选择Cyclone系列，在可选器件列表中选择EP2C35F672C8，如图当前可选编程器列表当前可用编程器1-11所示；图1-11选择工程将使用的器件5)点击Finish按钮，完成工程新建，进入QuartusII9.0开发环境，在工程导航器栏目中将出现新建工程的基本信息，如图1-12所示；图1-12工程导航器栏6)点击菜单“Assignments→Device→Device&PinOptions→UnusedPins”，打开图工程导航器1-13所示的窗口，将所选芯片的所有未使用引脚设置为三态输入模式（注：此步骤极为重要，否则易因电流过大而导致烧毁芯片）；图1-13设置未使用引脚的处理方式2.设计输入1)点击菜单“Files→New”，在DeviceDesignFiles页中选择BlockDiagram/SchmaticFile，为工程新添一个原理图文件（初始文件名为Block1.bdf），如图1-14所示；图1-14原理图设计界面2)在原理图设计区域空白处双击，打开原理图符号库，如图1-15所示；图1-15原理图符号库设为三态输入模式原理图设计工具栏原理图设计区域3)从符号库的primitives→pin子类中，选择input，在图纸上共放置2个输入信号引脚，并分别修改其名称为X1，X0，如图1-16所示；图1-16在图纸上放置两个输入信号引脚X1和X04)依上述方式，在图纸上放置4个输出信号引脚，并分别命名为Y3，Y2，Y1，Y0；5)从符号库的primitives→logic子类中，选择2个反相器not、4个两输入端与门and2并放置在图纸上，将它们连同输入输出引脚进行位置整理，如图1-17所示；图1-17在图纸上放置所有器件6)根据2:4译码器的逻辑电路结构，用鼠标点击各器件端点并拖拉至其它节点，可实现各个节点之间的连线，如图1-18所示；图1-18连接器件各个节点7)当连线全部完成后，以合适的文件名保存文件（一般使用系统默认的工程名），完成设计的原理图输入；3.综合（编译）1)点击菜单“Processing→StartCompilation”，开始对工程进行综合。在此过程中，状态栏、信息栏将分别实时显示分析、综合、适配的进度及有关信息，如图1-19所示；图1-19综合（编译）的过程描述2)当综合结束时，系统将给出有关综合过程的总结，主要说明设计的综合编译是否成功、设计是否存在错误或警告，并给出设计所占用的PLD硬件资源等，如图1-20所示；图1-20综合过程结束后的总结信息3)某些情况下，设计中存在警告性问题可能不会影响其功能实现，但如果存在错误（error）的话，则设计不可能正确实现其功能，后续的仿真及编程下载也无法进行。4.功能仿真显示综合的进度显示综合过程中的有关信息1)点击菜单“File→New”，在OtherFiles页中选择VectorWaveformFile，为工程新添一个用于仿真的矢量波形图文件，如图1-21所示；图1-21用于仿真的矢量波形图界面2)在节点布置区域双击，选择弹出窗口中的NodeFinder，出现如图1-22所示的节点搜寻界面，可在其中选择仿真中将使用或观察的各个输入输出节点；图1-22节点搜寻界面3)按屏幕提示操作后，在矢量波形图界面中将出现所选中的所有输入、输出节点，如图1-23所示；需观察节点的布置区域输入激励波形、输出波形显示区域设置节点搜寻范围为所有引脚列出搜寻的节点搜寻到的节点选中观察的节点选择搜到的全部节点图1-23设置有输入、输出节点的矢量波形图4)用鼠标选中各个输入节点（如X0），弹右键选择Value，在其列表中为每个输入节点安排合适的输入激励（如高、低电平，时钟、随机值等）；5)点击菜单“Processing→SimulatorTool”，打开仿真器工具窗口，如图1-24所示，按图示选择功能仿真（Funcitonal）模式，并生成用于功能仿真的电路网表；图1-24仿真器工具界面6)在图1-24所示界面中，点击Start按钮，开始功能仿真（注：在功能仿真前必须确定选择功能仿真模式，并预先生成功能仿真网表）；7)当提示功能仿真成功时，点击Report按钮，打开功能仿真结果窗口，如图1-25所示；生成功能仿真网表选择功能仿真模式启动功能仿真察看功能仿真结果图1-25功能仿真结果报告8)观察仿真结果，判断输出与输入的逻辑对应关系是否符合设计目标（在图1-25中，两个输入为00时，只有输出Y0有效为1符合2:4译码器的逻辑功能特征）；9)返回图1-23的矢量波形图中，修改各输入节点的激励值，重新功能仿真并观察结果，可判断设计是否正确。图1-26为X0、X1被设为随机值的仿真结果，可移动标尺观察各种输入情况下的输出结果，借以分析设计的逻辑功能是否正确；图1-26随机输入下的2:4译码器仿真结果若功能仿真结果分析无误，则说明设计的逻辑功能已正确实现。但在配置、下载设计的电路网表之前，必须首先进行引脚分配，为设计中的各个输入、输出引脚指定合适的、可供实际观察的硬件信号（如按键、发光二极管等）；5.引脚分配1)点击菜单“Assignments→Pins”，打开引脚分配编辑器，如图1-27所示；观察标尺图1-27引脚分配编辑器界面2)在图1-27所示界面中，点击Filter选项。选择下拉菜单中的Pin：all选项，在NodeName栏将显示出设计中的所有输入、输出节点，然后根据其将要对应的按键、发光二极管或其它元件，在Location列中输入该元件在实验系统硬件中的对应FPGA引脚序号，如图1-28所示；图1-28输入、输出节点引脚分配注：1.在本实验中，将X0、X1分别对应两个按键，将Y0-Y3分别对应4个发光二极管；2.在Locaton栏输入引脚序号时，只需输入数字，而不需输入Pin_字样；3.有关实验系统中的FPGA引脚分布情况，参见实验系统有关使用说明；4.必须确保工程所选择FPGA器件与实验系统硬件一致，否则在引脚分配时将指示出错，或在硬件运行时导致不可预知的故障甚至危险。3)完成全部引脚分配后，重新综合（编译）工程，由此产生供下载的电路网表，且原理图中出现各输入、输出信号的引脚描述，如图1-29所示。图1-29原理图中的各输入输出信号引脚描述6.配置下载1)在开机、上电前，分别连接ByteBlasterII编程器的两端到PC机打印机接口及实验系统的JTAG插座（主板编号JTAG），然后打开PC机，将实验系统上电；注：有关主板J2的位置及连接注意事项参见《便携式EDA/SOPC/DSP实验系统使用说