微机原理与接口技术2章1

14:491内容提要8086CPU内部结构8086CPU引脚及功能8086CPU存储器组织8086CPU系统配置8086CPU时序第二章8086系统结构14:492复习存储器输入/输出接口运算器控制器寄存器组微处理器外围设备显示器键盘鼠标硬盘软驱光驱扫描仪微型计算机系统软件应用软件微型计算机系统14:493第二章8086系统结构1.由于制造工艺的原因，微处理器的结构方面所受的限制①引脚数限制：（出于工艺和成本考虑）8086：40脚80386：132脚80486：168脚②芯片面积限制：增大芯片面积，成本增加，反而使产品合格率下降，因此不能盲目增大芯片面积。③器件速度限制：目前微处理器采用MOS工艺，可以提高集成度，降低功耗，但速度较馒、负载能力较弱。概述第二章8086系统结构——概述14:4942.16位微处理器基本结构具有如下特点①引脚功能复用提高引脚利用率。如：数据双向传输可由“读／写”信号来控制，决定数据处于输入还是输出状态。②单总线、累加器结构由于芯片面积限制，使微处理器内部寄存器的数目，数据通路位数受到限制。因此绝大多数微处理器内部采用单总线、累加器为基础的结构。③可控三态电路采用可控三态电路与总线相连，当微处理器外部总线同时连接多个部件，可避免总线冲突和信号串扰，不工作器件所连的三态电路处于高阻状态。④总线分时复用地址总线和数据总线使用了相同的引脚，节省了引脚，但操作时间增加了。第二章8086系统结构——概述14:4953.InteL8086CPU16位微处理器，外型为双列直插式，有40个引脚；时钟频率有3种：8086型微处理器为5MHz，8086—2型为8MHz，8086—I型为10MHz；8086CPU有16根数据线和20根地址线，直接寻址空间为220，即为1M字节。8088CPU内部结构与8086基本相同（但对外数据总线只有8条，称为准16位微处理器)。第二章8086系统结构——概述14:496§2-18086CPU结构一、8086CPU内部结构AHALBHBLCHCLDHDLPSWALUIPDISIBPSPESSSDSCS控制逻辑段寄存器指针及编址寄存器数据寄存器回顾：一般CPU结构§2-18086CPU结构——8086CPU内部结构14:497一、8086CPU内部结构：BIU和EU并行工作§2-18086CPU结构——8086CPU内部结构14:4981.总线接口部件BIU（BusInterfaceUnit）⑴功能物理地址形成、取指令、指令排队、读／写操作数、总线控制。⑵组成16位段地址寄存器16位指令指针寄存器20位物理地址加法器总线控制逻辑6字节指令队列⑶工作过程形成物理地址，发读信号（/RD），取指令送入指令队列。§2-18086CPU结构——8086CPU内部结构14:4992.指令执行部件EU(ExecutionUnit)⑴功能指令译码、执行指令。⑵组成算术逻辑运算单元ALU标志寄存器PSW寄存器组EU控制器⑶工作过程从BIU的指令队列取得指令、进行译码、执行指令。§2-18086CPU结构——8086CPU内部结构14:49101.寄存器的作用：存放运算过程中所需要的操作数地址、操作数及中间结果。2.寄存器的特点：存取速度比存储器快得多。3.寄存器的分类：通用寄存器组指针和变址寄存器段寄存器指令指针及标志位寄存器CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15870150150150§2-18086CPU结构——寄存器结构二、寄存器结构14:4911目的变址寄存器DestinationIndexSIDIBPSPAX累加器AccumulatorBX基址寄存器BaseCX计数寄存器CountDX数据寄存器DataAHBHCHDHALBLCLDLIPPSWDSESSSCS数据段寄存器DataSegment附加段寄存器ExtraSegment堆栈段寄存器StackSegment代码段寄存器CodeSegment状态标志寄存器ProcessorStatusWord指令指针寄存器InstructionPointer变址寄存器段寄存器控制寄存器通用寄存器源变址寄存器SourceIndex基址指针寄存器BasePoint堆栈指针寄存器StackPoint指针寄存器数据寄存器§2-18086CPU结构——寄存器结构14:4912AXBXCXDXAHBHCHDHALBLCLDL通用寄存器15870累加器基址寄存器计数寄存器数据寄存器1.通用寄存器§2-18086CPU结构——寄存器结构有4个l6位通用寄存器：AX、BX、CX、DX，即累加器、基址寄存器、计数寄存器、数据寄存器，存放16位数据或地址。也可分为8个8位寄存器：低8位是AL、BL、CL、DL；高8位为AH、BH、CH、DH，只能存放8位数据不能存放地址。但某些通用寄存器用作专门用途。如表2-1所示。14:49:3313§2-18086CPU结构——寄存器结构MULDL；AX←AL*DLXLAT；BX:表首地址；AL:偏移量MOVS；SI:源串指针；DI:目的串指针；PUSH；POP；14:4914CSDSSSES代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器段寄存器1502.段寄存器§2-18086CPU结构——寄存器结构▲4个16位段寄存器：代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS、附加段寄存器ES。▲作用：给出相应逻辑段的首地址，即“段基址”。CS：存放可执行的指令代码；DS：存放操作的数据；ES：存放操作的数据；SS：开辟为程序执行中所要用的堆栈区；▲物理地址的形成：16×段基址+段内偏移地址例1．已知：代码段寄存器CS存放当前代码段基地址，且CS＝2000H，指令指针寄存器IP存放了下一条要执行指令的段内偏移地址，且IP＝1000H。求该指令存放的物理地址。解：指令存放的物理地址=16×CS+IP=21000H14:49153.指针和变址寄存器SPBPSIDI堆栈指针寄存器基址指针寄存器源编址寄存器目的编址寄存器指针和变址寄存器150§2-18086CPU结构——寄存器结构4个16位寄存器：用于堆栈操作和变址运算，存放段内地址偏移量。▲BP、SP称为指针寄存器，与SS联用。例1：MOVAX，[BP]；寄存器间接寻址，物理地址=16×SS+BP例2：PUSH/POPAX；在堆栈段内（SS），SPSP-2，指向栈顶▲SI、DI称为变址寄存器，与DS联用。例3：MOVAX，[SI]（或[DI]）；物理地址=16×DS+SI（或DI）▲在串指令中，SI、DI均为隐含寻址。例4：MOVS目的串（DI/ES），源串（SI/DS）SI与DS联用，DI与ES联用。14:4916IP指令指针寄存器1504.指令指针寄存器IP§2-18086CPU结构——寄存器结构▲16位寄存器：存放将要执行的下一条指令在现行代码段中的偏移地址。注意：8086程序不能直接访问IP，但可以由某些指令修改：中断指令、调用指令、跳转指令。14:4917PSW标志寄存器1505.标志寄存器PSW1511109876543210OFDFIFTFSFZFAFPFCF状态标志(6个)：CF、PF、AF、ZF、SF、OF，表示运算后结果的状态特征，影响后面的操作。控制标志(3个)：TF、IF、DF，控制CPU操作。§2-18086CPU结构——寄存器结构14:49181511109876543210OFDFIFTFSFZFAFPFCF①CF(CarrvFlag)：进位标志位最高位有进位或借位时，CF＝1。②PF(ParityFlag)：奇偶校验标志位本次运算结果中有偶数个“1”时，PF＝1；有奇数个“1”时，PF＝0。③AF(AuxiliaryFlag)：辅助进位标志位低4位向高4位进化或借位时，AF＝1。AF一般用在BCD码运算中。④ZF(ZeroFlag)：全零标志位本次运算结果为0时，ZF＝1；否则ZF＝0。⑤SF(SignFlag)：符号标志位本次运算结果的最高位为1时，SF＝1，结果为负；否则SF＝0，结果为非负。§2-18086CPU结构——寄存器结构⑥OF(OverflowFlag)：溢出标志位本次运算过程中产生溢出时，OF＝1。符号数范围为-128~+127，字运算结果的范围为-32768~+32767，超过此范围为溢出。14:49191511109876543210OFDFIFTFSFZFAFPFCF⑦TF(TrapFlag)：单步标志位设置单步工作方式。TF＝1时，每执行一条指令，就自动产生一次内部中断，使用户能逐条跟踪程序进行调试。⑧IF(InterruptFlag)：中断标志位IF＝1时，允许CPU响应可屏蔽中断；IP＝0时，CPU不响应外设有中断申请。⑨DF(DirectionFlag)：方向标志位控制串操作指令中地址指针变化方向。DF＝0，地址指针自动增量；DF＝1，地址指针自动减量。STD指令使DF置“1”，CLD指令使DF置“0”。§2-18086CPU结构——寄存器结构例将5394H与-777FH两数相加，运算结果为：一23EBH。解：结果的标志位为：CF＝0、PF＝1、AF＝0、ZF＝0、SF＝1、OF＝0。14:4920§2-28086CPU的引脚及其功能概述1.8086／8088CPU芯片：16条数据线、20条地址线（低16位和数据线复用）、17根控制线、电源和地线。封装：双列直插式。2.8086／8088的工作模式：最小模式（单机系统）：系统中所需要的控制信号全部由8086直接提供；最大模式（多处理机系统）：系统中所需要的控制信号由总线控制器8288提供。24~31脚在两种工作模式中具有不同的功能。§2-28086CPU的引脚及其功能——概述14:4921本节主要内容：8086CPU在最小模式中的引脚定义8086CPU在最大模式中的引脚定义8088和8086CPU的不同之处通用寄存器组（8个16位寄存器）专用寄存器组ALUFLAGS总线接口控制电路六字节指令队列2BHE/S7A19/S6～A16/S3AD15～AD0INTARDWRDT/RDENALETESTINTRNMIRQ/GTHOLDHLDALOCKQS0QS1S2S1S03CLKRESETREADYMN/MXGND总线接口单元指令执行单元§2-28086CPU的引脚及其功能——概述14:49228086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET12345678910111213141516171819201.AD15~AD0(AddressDataBus)16条地址／数据总线分时复用三态双向分时复用：在总线周期T1状态，A15~A0；在总线周期T2~T4状态，D15~D0；三态双向：传送地址时三态输出，传送数据时三态双向输入／输出，在中断响应及系统总线‘保持响应’周期，高阻状态。一、最小模式中的引脚定义§2-28086CPU的引脚及其功能——最小模式中定义14:49238086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD