中北大学数字电子技术3

EXIT组合逻辑电路EXIT概述第3章组合逻辑电路加法器和数值比较器数据选择器与数据分配器译码器编码器组合逻辑电路的分析和设计方法中规模组合逻辑电路的应用本章小结EXIT组合逻辑电路EXIT主要要求：掌握组合逻辑电路和时序逻辑电路的概念。了解组合逻辑电路的特点与描述方法。3.1概述EXIT组合逻辑电路EXIT一、组合逻辑电路的概念指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。数字电路根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。EXIT组合逻辑电路EXIT二、组合逻辑电路的特点与描述方法组合逻辑电路的逻辑功能特点：没有存储和记忆作用。组合电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。EXIT组合逻辑电路EXIT主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。3.2组合逻辑电路的分析方法和设计方法EXIT组合逻辑电路EXIT3.2.1组合逻辑电路的基本分析方法分析思路：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。根据给定逻辑图写出输出逻辑式，并进行必要的化简列真值表分析逻辑功能EXIT组合逻辑电路EXIT[例]分析下图所示逻辑电路的功能。解：(1)写出输出逻辑函数式BAY1ABCCBACBACBACBACBA)(CYY1CBAABCYY1YY1001010100111(3)分析逻辑功能(2)列逻辑函数真值表111011101001110010100000YCBA输出输入01010000111100001111根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。通过分析真值表特点来说明功能。A、B、C三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，图示电路为三位判奇电路，又称奇校验电路。0101001100111111EXIT组合逻辑电路EXIT初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。由Si表达式可知，当输入有奇数个1时，Si=1，否则Si=0。[例]分析下图电路的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC1)(iiiiiiiiBACBACBA11111011101001110010100000CiSiCi-1BiAi输出输入1111000011101000可列出真值表为1iiiiCBAS(3)分析逻辑功能将两个一位二进制数Ai、Bi与低位来的进位Ci-1相加，Si为本位和，Ci为向高位产生的进位。这种功能的电路称为全加器。EXIT组合逻辑电路EXIT3.2.2组合逻辑电路的基本设计方法设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图→工艺设计。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。EXIT组合逻辑电路EXIT下面通过例题学习如何设计组合逻辑电路(一)单输出组合逻辑电路设计举例[例]设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设A、B、C同意提案时取值为1，不同意时取值为0；Y表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。A、B、C三人表决电路多数人同意，则提案通过，但A具有否决权111011101001110010100000YCBA输出输入0000000011111111110(2)化简输出函数Y=AC+ABABC010001111011100000用与非门实现，并求最简与非式=AC+AB=AC·ABEXIT组合逻辑电路EXIT(3)根据输出逻辑式画逻辑图YABCY=AC·AB[例]设计一个监视交通信号灯工作状态的逻辑电路。EXIT组合逻辑电路EXITBiAi输入CiSi输出相加的两个数本位和向高位的进位解：(2)求最简输出函数式Ci=AiBi(3)画逻辑图iiiBAS10110101011000111BiAi输入CiSi输出00[例]试设计半加器电路。将两个1位二进制数相加，而不考虑低位进位的运算电路，称为半加器。SiCiAiBi(1)分析设计要求，列真值表。(二)多输出组合逻辑电路设计举例EXIT组合逻辑电路EXIT半加器电路能用与非门实现吗？用与非门实现的半加器电路为AiBiSiCi1iiiBACiiBAiiiiiBABASiiiiBABAiiiiiiABABBA.此式虽非最简，但这样可利用Ci中的信号AiBi，省去实现Ai和Bi的两个非门，从而使整体电路最简。EXIT组合逻辑电路EXIT理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。3.3常用若干组合逻辑电路3.3.1编码器EXIT组合逻辑电路EXIT一、编码器的概念与类型编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器(即Encoder)被编信号二进制代码编码器编码器优先编码器普通编码器二进制编码器二-十进制编码器编码器EXIT组合逻辑电路EXIT为什么要进行编码？为了节约计算机的资源。编码器的输入、输出之间应满足如下关系：mN2需要编码的信息量二进制数的位数EXIT组合逻辑电路EXIT二、二进制编码器由上式可列出真值表为原码输出Y0=I1·I3·I5·I71111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入被编信号高电平有效。要求：输入信号有8个，被编信号高电平有效，原码输出。用n位二进制数码对2n个输入信号进行编码的电路。二、二进制编码器Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7I1I2I3I4I5I6I7Y0Y1Y23位二进制编码器由真值表得到表达式如下：画电路图EXIT组合逻辑电路EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y310线–4线编码器原码输出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入被编信号高电平有效三、二－十进制编码器EXIT组合逻辑电路EXIT普通的编码器存在的问题：每一时刻只有一个信息有效，当输入信息中出现不该出现的组合时，输出混乱。优先编码器允许同时输入两个以上编码信号。不过在设计编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。四、优先编码器(即PriorityEncoder)以8线—3线优先编码器为例EXIT组合逻辑电路EXIT下图是8线—3线优先编码器74LS148的逻辑图图3.3.38线－3线优先编码器74LS148的逻辑图输入和输出均以低电平作为有效信号EXIT组合逻辑电路EXITEXIT组合逻辑电路EXITSIIIIY)(76542SIIIIIIIIY)(765435421SIIIIIIIIIIY)(76564364210得到表达式为：为了扩展电路的功能和增加使用的灵活性，在74LS148的逻辑电路中附加了由门G1、G2和G3组成的控制电路。(1)为选通输入端，在时，编码器才正常工作；而在时，所有的输出均被封锁为高电平。S0S1SEXIT组合逻辑电路EXIT)(76543210SIIIIIIIIYSSIIIIIIIISSIIIIIIIIYEX)()(7654321076543210只有当所有的编码输入端都是高电平（即没有编码输入），而且S=1时，才是低电平。因此表示“电路工作，但无编码输入”。SYSY只要有任何一个编码输入端有低电平信号输入，且S=1，即为低电平，因此的低电平信号表示“电路工作，而且有编码输入”。EXYEXY(2)(3)EXIT组合逻辑电路EXITEXIT组合逻辑电路EXIT图3.108线-3线优先编码器74148的逻辑符号图EXIT组合逻辑电路EXITCT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二-十进制优先编码器CT74LS147I9=1，I8=0时，不论I0~I7为0还是1，电路只对I8进行编码，输出反码0111。反码输出被编信号输入，(省略了I0)，低电平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入I9=0时，不论其他Ii为0还是1，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，其原码为1001。111010×××××××01100××××××××1111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为I9、I8、I7、I6、I5、I4、I3、I2、I1、I0。输出为BCD码的反码。EXIT组合逻辑电路EXIT例：用两片74148组成的16位输入、4位二进制码输出的优先编码器EXIT组合逻辑电路EXIT主要要求：理解译码的概念。掌握二进制译码器CT74LS138的逻辑功能和使用方法。3.3.2译码器理解其他常用译码器的逻辑功能和使用方法。EXIT组合逻辑电路EXIT一、译码的概念与类型译码是编码的逆过程。将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路译码器(即Decoder)二进制代码与输入代码对应的特定信息译码器译码器二进制译码器二-十进制译码器数码显示译码器通用译码器EXIT组合逻辑电路EXIT二、二进制译码器将输入二进制代码译成相应输出信号的电路。n位二进制代码2n个译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效EXIT组合逻辑电路EXIT译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000010AAY011AAY012AAY013AAY010AAY011AAY012AAY013AAYEXIT组合逻辑电路EXIT0111111111110111111011110111111011110111100111110111110111110110101111110110011111110000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输出