微机原理与接口技术第六章剖析

微机原理及接口技术第六章存储器及其接口方法存储器分类和存储原理存储器系统的层次结构存储器的地址选择存储器与CPU的连接微机原理及接口技术存储器系统是计算机的重要组成部分(1)内存：也称主存。CPU可直接对它进行存入和取出信息，存放CPU当前正在处理的程序和数据，它的存取速度尽可能与CPU匹配。(2)外存：属外设，也称辅助存储器。用来存储CPU当前不急用的信息，一旦需用，则通过接口电路送至内存，速度低些，容量大。微机原理及接口技术第一节存储器分类和存储原理一、存储器分类1.按功能分类(1)主存一般为半导体存储器100ns～2μs(2)辅存磁表面存储器，光盘存储器容量大，速度慢(μs～ms级间)微机原理及接口技术2.按存储介质(1)半导体存储器(2)磁介质存储器(3)光盘存储器微机原理及接口技术3.按存取方式(1)随机存取存储器RAM(RandomAccessMemory)双极型，MOS型(2)只读存储器ROM(ReadOnlyMemory)掩膜ROM，PROM，EPROM，EEPROM，闪存(3)顺序存取存储器SAM(SequentialAccessMemory)信息一般以文件或数据块形式按顺序存放。(4)直接存取存储器DAM(DirectAccessMemory)介于随机和顺序存放之间，如磁盘。微机原理及接口技术二、主要指标1.存储容量字节(B)，千字节(KB)，兆字节(MB)，千兆字节(GB)字长为16位，64K容量，写作64K×16位。2.存取时间读取时间TA：收到读命令到信息读出所需时间。存储周期TM：CPU两次访问存储器的最小间隔时间微机原理及接口技术三、半导体存储器的组成微机原理及接口技术1.存储体存储信息由许多存储元件组成，排列成矩阵。如字长8位，存一个字节需8个存储元件。容量为1K×8位，则存储元件1024×8=8192(1)存储地址：对每一个存储单元的编号。(2)存储地址线数n与存储单元数N：2n=N例：1K×8位地址线为10根，即：210=1K微机原理及接口技术2.地址选择电路地址码寄存器，地址译码器作用是对地址译码，选中存储体中的某一存储单元。3.读写和控制电路读/写放大器，数据寄存器，控制电路。(1)读RD，写WR，控制数据信息流向。(2)CS片选，对存储器芯片进行选择，CS=0，选中该芯片。微机原理及接口技术四、RAM1.静态RAM(SRAM)行线X列线YT6T5T1T3T4T2T7T8123写控制读控制数据线+5V(1)双稳态触发器两个稳态分别表示0和1行列高,T5-T8导通,该存储单元选中,可读写读:读线高写线低,门1、2关闭3打开触发器状态(A点电平)通过T6、T8三态门3送数据线。写：写线高，读线低，门1，2打开，3关闭。写入1：门2输出1经T8、T6，加至T1栅极，门1输出低电平经T7、T5加至T2栅极，使T1导通，T2截止，触发器为1状态。写入0：数据线低，结果T1截止，T2导通。A微机原理及接口技术说明：(2)信息可以写入，可以读出。(3)电源关掉后，所有信息消失。(4)存储容量小，功耗较大，集成度不高。微机原理及接口技术2.动态RAM(DRAM)T3T4T1T2CCrVpp预充电读选择写选择写数据线读数据线(1)以MOS管栅极电容C是否充有电荷来记忆0和1。写入：写选择=1T1导通,信息进入写数据线,对电容C充电,写后T1截止，电荷(信息)保存在C上。读出：1)先在T4栅极预充电脉冲,T4导通，Cr充电，读数据线=1。2)读选择=1T3导通。C有电荷(信息1),T2导通,Cr放电,读数据线=0,经反相可得到原存信息。若C无电荷,T2截止,Cr不放电,读数据线=1微机原理及接口技术说明：(2)电容的漏电，信息要消失，2ms内必须刷新一次。(3)结构简单，存储容量大，功耗较低。微机原理及接口技术动态RAM刷新：动态RAM的地址分行地址和列地址。例如64K容量：(1)16根地址线，分为8根行地址线，8根列地址线。(2)行地址选通RAS列地址选通CAS这样只需8根地址线管脚，可减少引线。(3)刷新过程是先读出，再对其重写。(4)刷新按行进行，只加行地址。32微机原理及接口技术五、半导体只读存储器1.掩膜式ROMMOS管‘0’:跨接‘1’:不跨接微机原理及接口技术2.一次性可编程程序只读存储器(PROM)常见的是熔丝型。记忆单元由三极管连接一段镍-铬熔丝组成。注意：PROM只能编程一次。(1)信息0：镍-铬熔丝存在(2)信息1：镍-铬熔丝烧断微机原理及接口技术3.EPROM紫外线擦除EPROM存储元件常用浮置栅MOS管做成，出厂时做成全“1“。编程写入：由用户通过高压脉冲写入信息，导致漏极PN结产生雪崩击穿，管子导通，表示写入0。擦除：芯片上有一个石英窗口，置于紫外线灯下，照射10～25分钟，紫外线使浮栅上的电荷得以泄放，恢复到原来不带电荷的状态1。工作时只能读出。平时窗口封住,防止光线进入微机原理及接口技术六、磁表面存储器1.工作原理载磁体：在基体表面喷镀上一层很薄的磁性材料。读写磁头：上有读线圈和写线圈。利用磁头来形成和判别磁层中的不同磁化状态的。2.磁盘存储器硬磁盘HardDisk软磁盘FloppyDisk盘片：存储介质。分磁道，扇区。微机原理及接口技术七、光盘存储器激光技术。特点：(1)容量大，CD-ROM680M(2)可靠性高。(3)应用范围广。分类：(1)只读光盘CD-ROM(2)可重写型光盘CD-RW(3)DVD-ROM微机原理及接口技术第二节存储器系统的层次结构大容量，高速度，低成本把各种不同存储容量，不同存取速度的存储器按一定的体系结构组织起来，使所存放的程序和数据按层次分布在个存储器中，这就是存储器系统的层次结构。微机原理及接口技术三级：(1)高速缓冲存储器(Cache)双极型RAML1CPU内以核心频率工作L2以CPU一半频率工作(PentiumPro、PⅡ和PⅢ)L2主板上以总线频率工作微机原理及接口技术(2)主存储器DRAMEDODRAM(扩展数据输出)、SDRAM(同步动态)、DDRSDRAM(双数据速率)、RDRAM(突发存取)(3)辅助存储器磁表面存储器，光盘存储器二个层次：(1)Cache-主存储器(2)主存储器-辅助存储器微机原理及接口技术1.Cache-主存储器层次(1)CPU和主存间速度差大约一个数量级，设置Cache提高计算机处理速度。(2)Cache一般容量不大，但速度很高，CPU执行的程序事先从主存调入Cache，CPU对Cache读取。(3)从CPU看Cache-主存层次的速度接近于Cache的速度；容量是主存的容量；每位价格也接近于主存的微机原理及接口技术2.主存-辅存层次(1)主存速度较快，辅存速度较慢，但容量很大，辅存信息调入调出主存，采用虚拟存储技术实现的。(2)该层次的速度接近于主存的速度，容量和价格接近于辅存的。33微机原理及接口技术第三节存储器的地址选择地址选择(译码)：对存储器单元的地址安排。一、线性译码地址总线的低位地址接芯片的地址线，某一高位地址直接接至某一芯片的CS线。优点：简单，不需译码逻辑电路。缺点：地址不连续，存在地址重叠，即一个存储单元有多个地址。微机原理及接口技术二、全译码地址总线的低位地址接芯片的地址线，对全部高位地址线进行译码，译码后的输出线接存储芯片的CS线。优点：地址连续，无重叠，不浪费地址空间。缺点：译码逻辑电路较多。微机原理及接口技术三、地址选择举例例1：采用线性译码，用四片6116构成8K×8位RAM。静态RAM，2K×8位，211=2048，11根地址线。设CPU地址总线16根。地址线地址线A0～A10直接接6116的地址线A0～A10地址线的高位A11～A14分别接四个芯片的CS写允许读允许数据线片选微机原理及接口技术A15A14A13A12A11A10～A0地址范围A0～A106116#1D0～D7A0～A106116#2D0～D7A0～A106116#3D0～D7A0～A106116#4D0～D7D0～D7A0～A10CSCSCSCSA11A12A13A14#11/011101/07000H～77FFHF000H～F7FFH#21/011011/06800H～6FFFHE800H～EFFFH#31/010111/05800H～5FFFHD800H～DFFFH#41/001111/03800H～3FFFHB800H～BFFFH可见：(1)地址不连续。(2)地址重叠，即每个芯片有二组地址。注意：高位地址线中只有一个0信号，其余全是1。微机原理及接口技术例2:采用全译码，四片6116构成8K×8位RAM。设CPU地址总线16根。用译码器来实现全译码方式，常用的有74LS138(3-8译码器)，74LS154(4-16译码器)。不满足×××11111111(2)译码器输出低电平有效，一次只有一个输出有效。G1G2BG2ACBAy7y6y5y4y3y2y1y01000001111111000111111101010111110110111111011110011101111101110111111101011111111101111111(1)G1=1，G2B=0,G2A=0译码器工作。(3)当G1，G2B，G2A中有一个信号不满足条件，译码器不工作。微机原理及接口技术M/IOA15A14A13A12A11地址范围可见：(1)地址连续，8KRAM，0000H～1FFFH。(2)没有重叠现象，各存储单元的地址是唯一的。0×××未选中CS11000000000H～07FFHCS21000010800H～0FFFHCS31000101000H～17FFHCS41000111800H～1FFFH微机原理及接口技术第四节存储器与CPU的连接考虑的问题：(1)CPU的负载能力(2)存储器的速度与CPU的时序配合存储器速度不能满足，要插入Tw周期。(3)存储器的地址分配和选片ROM，RAM，地址要分配。多个芯片组成，如何产生选片信号CS。RD，WR，M/IO(4)控制信号的连接微机原理及接口技术一、存储位数的扩充用一位或四位的存储器芯片构成8位的存储器，用并联的方法。例：用8片2K×1位的芯片组成2K×8位的存储器。微机原理及接口技术二、与CPU连接例：某一存储器系统，两片RAM6116，地址为1000H～1FFFH，用全译码。设CPU地址总线16根。地址译码A15A14A13A12A11RAM1000101000H～17FFHRAM2000111800H～1FFFH微机原理及接口技术A0～A10CE6116#1D0～D7WEOECS0CS1A0～A10CE6116#2D0～D7WEOEA0～A10D0～D7WRRD34