数字电子技术基础复习题

第1页共16页复习题一、填空题1.(48)10=()２=()16=()8421BCD=()余三码2.2015个1异或的结果为。3.三态门的输出是1态、和。4.一个8线-3线编码器，当输入0010000001234567YYYYYYYY时，输出代码是。5.若将一个异或门（输入为A、B）当作反相器来使用，则输入A、B端。6.逻辑函数式)'('CDABY，其反函数'Y。7.555定时器可以组成、、。8.用5级触发器组成20进制计数器，其无效状态个数为。9.一个四位二进制减法计数器，其状态初始值为1010，经过100个时钟周期以后，该计数器的状态值为。10.如(110011)2为有符号数，则其反码为，补码为11（1A）16=()２=()8=()10=()8424BCD12个201同或的结果为。13.三态门的输出可以并联使用，实现功能14.一个8线-3线优先编码器，输入高电平有效，Y7最优先，当Y0Y1Y2Y3Y4Y5Y6Y7=01101110时，输出代码是。15.四个逻辑变量共有个逻辑相邻项165个触发器构成环形计数器，共有个有效状态。174个逻辑变量；一共构成个最小项。18.用5级触发器组成扭环形计数器，其无效状态个数为个。19.一个四位二进制加法计数器，其状态初始值为1010，经过100个时钟周期以后，该计数器的状态值为。20.如(1100100)2为有符号数，则其反码为，补码为。二、判断题1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）2．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）3.时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）4.编码与译码是互逆的过程。（）5.同步时序电路具有统一的时钟CLK控制。（）6.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（）7.D触发器的特性方程为Q*=D，与Q无关，所以它没有记忆功能。（）第2页共16页8.用数据选择器可实现时序逻辑电路。（）9.16位输入的二进制编码器，其输出端有4位。（）10.时序电路不含有记忆功能的器件。（）三、分析设计题1.用公式法化简式子DEABBCDACBACDBDCBDEY''')'('''2.利用3线-8线译码器74HC138和门电路产生如下函数。BCCABCABYCBACY''''213.若主从SR触发器的CLK、S、R的电压波形如图中所示，试画出输出信号的波形，假定触发器的初始状态为Q=0。4.利用时序逻辑电路分析方法分析下图所示时序逻辑电路的逻辑功能，判断能否自启动。5.分析右下图所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利用此方法实现75进制的计数器，画出对应的电路图（，芯片已给出），其中计数器74160的功能表如下所示见左下图所示。第3页共16页、分析与设计6、如图1，组合逻辑电路（1）写出Y1、Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能图17.用与非门设计一个3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。要求：（1）、列出真值表；（2）、写出输出逻辑函数式；（3）用74LS138和与非门实现画出电路图；（4）用74LS153实现。画出电路图：74LS138和74LS153符号图如图2（图2第4页共16页图48、图4所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在6个CLK脉冲（自己画脉冲）作用下输出端Y对应的电压波形。设触发器的初始状态Q=0（8分）9、74LS161为四位同步二进制计数器，其功能如下表1所示（15分）表1CPDRDLEPET工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数（1）分析下图5所示电路，说明它是多少几进制计数器？简述理由（2）如要改为100进制计数器，如何改动电路，画出电路图。图510.如图10，组合逻辑电路：（1）写出Y1、Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能第5页共16页图11图211、分析如图11所示电路的逻辑功能，分别1）写出电路的驱动方程，2)状态方程和输出方程，3)写出电路状态转换表，4)说明电路功能3、74LS161为四位同步二进制计数器，其功能如下表1所示表1CPDRDLEPET工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数（3）分析下图12所示电路，说明A=1和A=0时,它是分别几进制计数器？简述理由（4）如要改为A=1时构成5进制，A=0时构成9进制计数器，如何改动电路，画出电路图。图12图134.(10分)如图13.用八选一数据选择器74LS151S实现逻辑函数。Y=AC'D+A'B'CD+BC'5.如图14.画出Q端的波形图。设初始状态Q为0。第6页共16页图14一、填空题1.(36)10=()2=()162数字电路分成两大类，一类是，另一类是3当逻辑函数有n个变量时，共有个变量取值组合。4（1A）16=()8421BCD5．逻辑函数式F（A，B，C，D）=)14,12,10,9,8,5,2,1,0(m，它的最简与或式等于6.N个触发器组成的计数器最多可以组成进制的计数器。7A+A=8..A+1=二选择题1、测得某门电路输入A、B和输出Y的波形如下图所示，则Y的表达式是()。A、ABYB、BAYC、BAYD、YAB2、2k×8位的RAM需要的地址线数（）。A、10条B、11条C、12条D、13条3、随机存储器具有()。A、只有写功能B、只有读功能C、无读写功能D、既有读功能，又有写功能4、如图所示电路的功能/名称是（）第7页共16页84762355551ccVR1CR2voA、施密特触发器B、单稳态触发器C、触发器D、多谐振荡器5、一个4位二进制加法计数器，由0000状态开始，经过100个输入脉冲后，此计数器的状态为()A0100B、0011C、0001D、01116、与图1所示波形相对应的真值表是()。三1写出如图2所示电路Y的逻辑表达式。图22..已知逻辑函数Y的波形如图3所示，试求Y的真值表和逻辑函数式。图3第8页共16页3．分析图4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，分析逻辑功能.图44、。用74LS138和与非门实现一个全加器。图5已知74LS138图形符号如图5所示。5、分析图6给出的电路，说明这是多少进制的计数器，请说明理由。74160的功能表见表1。CLKET74160(1)D0D1D2D3Q0Q3RDCQ2Q1EPLDCLKY进位输出计数输入CLKET74160(2)D0D1D2D3Q0Q3RDCQ2Q1EPLD&1图6表174160功能表CLKRD’LD’EPET工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数一填空题1、与(10000111)8421BCD等值的二进制数是。2、下图所示电路中，若输入时钟脉冲CP的频率为40kHz，则输出Z的频率第9页共16页为。3、函数CDBAF的反函数F______，对偶式F’=_______。41+A=5、RAM存储器由、存储矩阵和组成。6、(1A)16=()107对100个信号采用二进制编码至少需要位8JK触发器具有四种功能二单选题1、下列电路中，不属于时序逻辑电路的是()。A、移位寄存器B、环形计数器C、一位全加器D、十进制计数器2、用555定时器构成的施密特触发器，电源电压为VCC，若电压控制端外接固定电压为VCO，则其正向阈值电压与负向阈值电压为()。A、VT+=31VCC，VT-=32VCCB、VT+=32VCC，VT-=31VCCC、VT+=VCC，VT-=31VCCD、VT+=VCO，VT-=21VCO3、测得某门电路输入A、B和输出Y的波形如下图所示，则Y的表达式是()。A、ABYB、BAYC、BAYD、YAB4、2k×8位的RAM需要的地址线数（）。A、10条B、11条C、12条D、13条5、随机存储器具有()。A、只有写功能B、只有读功能C、无读写功能D、既有读功能，又有写功能6、如图所示电路的功能/名称是（）第10页共16页84762355551ccVR1CR2voA、施密特触发器B、单稳态触发器C、触发器D、多谐振荡器7、一个4位二进制加法计数器，由0000状态开始，经过100个输入脉冲后，此计数器的状态为()A0100B、0011C、0001D、01118、与图1所示波形相对应的真值表是()。图1第11页共16页9、一个4位二进制加法计数器，由0001状态开始，经过40个输入脉冲后，此计数器的状态为（）。A、0111B、0101C、1000D、10010、欲设计一个100进制的计数器，所需触发器的个数最少是：（）。Ａ、8Ｂ、１６Ｃ、7Ｄ、100三分析设计题1、试用8选1数据选择器设计一个三人表决电路。当表决某提案时，多数人同意，提案通过；否则，提案被否决。2、CT74LS161为四位同步二进制加法计数器，其功能如下表所示，要求：用CT74LS161实现10进制计数器（初始值为0000），要求画出接线图。（CT74LS161逻辑符号如图所示）。（方法不限）3时序电路如下图所示(设初始状态nnQQ01=00)。（1）写出电路的驱动方程和状态方程；（2)说明电路是几进制计数器。4、下列Y函数要求：（1）用八选一选择器实现函数Y（2）列出真值表；（3）用卡诺图化简为最简与或式.CPTCTPCT工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数CT74LS161CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLDCRLD1图5复习题二一、填空题1、（3F）16==（）8421BCD2、十进制加法计数器现时的内容为Q3Q2Q1Q0=0110，经过133个时钟脉冲作用后，其内容为。3..一个D/A转换器，满刻度电压为20V，需要在其输出端分辨出0.5mV的电压，则至少需要位二进制数.4补码是（101101）补对应的十进制数是（）.5、要构成容量为2K×8的RAM，需要片容量为256×4的RAM。二、分析与设计题1、设计3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。要求：（1）、列出真值表；（2）、写出输出逻辑函数表达式；（3）用3-8译码器或者74LS153实现该逻辑电路：（芯片74LS138、74LS153如下图2所示）图22.、图3所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在6个CP脉冲（自己画脉冲）作用下输出端Q1.Q2.及Y对应的电压波形。设触发器的初始状态Q=02图33.、74LS161为四位同步二进制计数器，其功能如下表1所示表1CPDRDLEPET工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数（1）试根据上表详细说明74LS161的功能（2）分析下图4所示电路，说明它是多少几进制计数器？简述理由）（3）如要改为二十五进制计数器，如何改动电路，画出电路图。图44.图5所示，用555定时器构成的电路：（1）.简述电路工作原理（2）试求：计算输出正脉冲的宽度、振荡周期和频率和占空比。（3）画出Cv和0v的波形。（设二极管VD正向导通时电阻为零，反向截止时电阻为无穷大）.0vCv+3图55.、.分析如图5所示电路的功能，写出驱动方程；状态方程，输出方程；写出状态表；画出状态转换图；说明电路的逻辑功能，并判断能否自启动？图56、.A,B,C,D是一个8421BCD码的四位，若此码表示的数字X符合X小于3或X大于6时，则输出为1，否则为0，试用“与非门”实现其逻辑功能。三选择题1、下列电路中，不是时序电路的是（）A、计数器B、触发器C、随机存储器D、全加器2、将正弦波转换为同频率的矩形波应采用（）.A、多谐振荡器