微机原理 第5章半导体存储器

1第5章半导体存储器5.1半导体存储器的分类5.2读写存储器RAM5.3只读存储器ROM2存储器用来存储二进制位(0或1)的部件。存储器是计算机的基本组成部分,用来存放工作所需的程序或数据。存储器在传统上分为内存和外存,随着技术的发展,在内存上面又加了一级存储器,称为高速缓存器。3高速缓冲存储器(Cache)。这个存储器所用芯片都是高速的,其存取速度可与微处理器相匹配,容量由几十K～几百K字节,通常用来存储当前使用最多的程序或数据。内存储器,速度要求较快(低于Cache),有一定容量(受地址总线位数限制),一般都在几十兆字节以上。4外存,速度较慢,但要求容量大,如软盘,硬盘,光盘等。其容量可达几百兆至几十个GB,又称“海量存储器”,通常用来作后备存储器,存储各种程序和数据,可长期保存,易于修改,要配置专用设备。我们主要介绍内存，目前构成微机内存的主要是半导体存储器。55.1半导体存储器的分类图5-1半导体存储器的分类组合RAM(IRAM)随机读写存储器(RAM)随机读写存储器(RAM)只读存储器(ROM)双极型RAMMOS型RAM静态RAM(SRAM)动态RAM(DRAM)非易失RAM(NVRAM)掩膜ROM可编程ROM(PROM)可擦除的PROM(EPROM)电可擦除的PROM(E2PROM)半导体存储器65.1.1随机读写存储器(RAM)随机读写存储器可随时在任一地址单元读出信息或写入新信息。双极型RAM,读写速度高,但集成度低,功耗高,微机中几乎都用MOS型RAM。MOS型RAM分为如下几类:⒈静态RAM(即SRAM),其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。7⒉动态RAM(即DRAM),存储单元电路以电容为基础,电路简单,集成度高,功耗低,因电容漏电,需定时刷新。⒊组合RAM(即IRAM),附有片上刷新逻辑的DRAM,兼有SRAM和DRAM的优点。⒋非易失RAM(即NVRAM),它是由SRAM和E2PROM共同构成的存储器,正常运行时和SRAM一样,而在掉电或电源故障时,把SRAM的信息保存在E2PROM中,NVRAM多用于存储非常重要的信息和掉电保护。85.1.2只读存储器(ROM)只读存储器ROM在使用过程中,只能读出存储的信息,而不能用通常的方法写入信息,分为如下几种:⒈掩膜ROM,按用户要求掩膜制成,只能读,无法再改写,适合存储成熟的程序,大量生产时,成本低。⒉可编程ROM(PROM),为空白存储器,用户一次性写入,写入后不能更改,适合批量生产。9⒊可擦除的PROM(EPROM),用户按规定方法可多次改写内容,改写时先用紫外线擦除,适合于研制和开发。⒋电可擦除的PROM(E2PROM),能以字节为单位进行擦除和改写,并可直接在机器内进行擦除和改写,方便灵活。闪速存储器(FlashMemory)是80年代末推出的新型存储芯片,它的主要特点是在掉电情况下可长期保存信息,原理上看象ROM,但又能在线进行擦除与改写,功能上象RAM,因此兼有E2PROM和SRAM的优点。10单一电源,读取速度较快(100ns左右),低功耗,改写次数目前达100万次,价格接近EPROM。存储容量从64KB,256KB到32MB、64MB等。体积小,可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,也是代替EPROM和E2PROM的理想器件,市场前景看好。Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶略环境中代替硬盘。115.1.3半导体存储器的指标衡量半导体存储器的指标很多,如功耗,价格,可靠性等,但从选用来看主要考虑容量,存取速度和价格,我们只介绍前面两个指标。⒈存储容量存储芯片的容量是以存储1位二进制数(bit)为单位的,故存储器的容量指的是每个存储芯片所能存储的二进制数的位数,例如,1024位/片,即指芯片集成了1024位的存储器。12由于在微机中对存储器的读写是以字节为单位寻址的。存储芯片为适用于1位、4位、8位计算机的需要,或因工艺上的原因,其数据线也有1位、4位、8位之分。例Intel2116为1位,2114为4位,6116为8位。所以在标定存储器容量时,经常标出存储单元的数目和位数,即:存储器芯片容量=单元数＊数据线位数13例:2114芯片为1K*4位/片6116芯片为2K*8位/片虽然微机字长已达16位,32位甚至64位,但其内存仍以一个字节为一个单元,不过在这种微机中,一次可同时对2,4,8个单元进行访问。14⒉存取速度存取速度指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。超高速存储器的存取速度已小于20ns,中速存储器在100～200ns之间,低速存储器在300ns以上。选用存储器时,存取速度最好选与CPU时序相匹配的芯片。另外在满足存储器总容量前提下,尽可能选用集成度高,存储容量大的芯片。155.2读写存储器RAM5.2.1静态RAM(SRAM)SRAM的基本存储电路由6个MOS管组成,为双稳态触发器，其内部结构请自己看书。⒈2114存储芯片,为1K*4位16①2114的引脚和逻辑符号如下图示：图5-22114的引脚和逻辑符号A0~A9I/O1~I/O4写允许WE片选CS17因单元数为1K单元,故地址线要10位,即A0～A9(210=1024)，又数据线位数为4位,故有4条输入输出的数据线,为双向。片选CS，由地址译码输出及某些控制信号(例M/IO)形成。写允许信号WE,注意芯片无RD信号,对存储器来说,当片选有效后,一定是进行读/写操作,且非写即读,故WE=0为写,则WE=1为读。18②2114与8086CPU的连接,要求组成容量为2K*8的存储器主要考虑与三大总线如何接?图5-32114与8088CPU的连接A0A9A0A9A0A9A0A9A0A9CSCSCSCSWEWEWEWED3D0D7D4D7D4D3D02114211421142114D7D0CPUA15A10M/IO1K1KWRDBABCB片选译码•••••19CB:图中M/IO接片选译码,其输出接2114的CS,WR接WEDB:2114数据线位数为4位,采用位扩展提供8位,两片2114组成8位AB:要求容量为2K*8,需用4片2114,第1、2片组成1024*8,第3、4片组成另一个1024*8,每1K的片内寻址由片内A0～A9来决定,如何区别两个不同的1K呢?我们可利用A15～A10来进行译码,有两种译码方式:20a.全译码方式用3-8译码器74LS138对A15～A10进行译码74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFHA11A10A12A13M/IOA1421真值表如下:0000~03FFH0400~07FFH1C00~1FFFH1K1K1K000000000111111111000000000111111111000000000111111111A11A10A13000000000100111输出A9A8~A0地址范围只Y0=0只Y1=0只Y7=0010101A130000A12A1422这种所有地址都参加译码,称全译码方式。线路较复杂,但每组地址之间是连续的。23b.线选方式有些地址线不参加译码,电路简单,但地址不连续,存储器容量小时可采用。例如系统RAM为2K的情况下,为了区分不同的两个1K,可用A15～A10中任一位来控制片选端。例用A11来控制。如下图示：11后1K前1KM/IOA11••24可见,地址不连续!前1KA11=00000000000000000～0000001111111111B即0000～03FFH后1KA11=10000100000000000～0000101111111111B即0800～0BFFH25⒉6116存储芯片为2K*8位①6116的引脚图如下图5-46116的引脚和逻辑符号A10~A0I/O0~I/O76116写使能WE输出使能OE片选CS26②6116(2K*8)与8086CPU的连接例：要求存储地址为A0000～A07FFH,并加数据总线驱动器(74LS245)和DB相连。地址范围:A111010000000000000000010100000011111111111现采用与非门译码器方式进行译码。连线图如下:A1927图5-56116与8088CPU的连接A19A18A16A17A15A13A14A12WRM/IORDCPU&111A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7~D0ADIRD7~D0BGA10~A0D7~D0•••28图中数据总线驱动器采用74LS245,其逻辑框图与功能表如下:使能方向控制GDIR00BA01AB1隔开操作注：1=高电平,0=低电平,=不定••••AB&GDIR存储器写WR=0,则RD=1,DIR=1,A→B(输出)存储器读WR=1,即RD=0,DIR=0,B→A(输入)三态门29有关译码器前面已介绍了3-8译码器(74LS138)和与非门译码器两种,下面简单介绍另一种译码方式：PLD可编程译码器。可编程逻辑器件PLD有三种形式：可编程逻辑阵列PLA可编程阵列逻辑PAL门阵列逻辑GAL后两种目前使用最多。近耒PAL在最新的存储器接口中替换了PROM作地址译码器。30PAL16L8的内部结构由AND/OR门逻辑构成,该器件有10个固定输入,2个固定输出,还有6条引脚可编程为输入或输出。每个输出由一个带7输入的OR门产生,OR门的每个输入连着一个AND门。OR门的输出经由一个三态反相器,将每个输出定义为AND/NOR功能。结构图中的所有熔丝连接着所有垂直/水平线,程序设计通过熔丝烧断将不同输入连到OR门阵列上耒实现译码输出。可使用软件包如PALASM来对PAL进行编程,请看一个实例。31用EQUATIONS语句来指示应用等式：01=A19*A18*A17*A16*A15*A14*A1302=A19*A18*A17*A16*A15*A14*A1303=A19*A18*A17*A16*A15*A14*A1304=A19*A18*A17*A16*A15*A14*A1305=A19*A18*A17*A16*A15*A14*A1306=A19*A18*A17*A16*A15*A14*A1307=A19*A18*A17*A16*A15*A14*A1308=A19*A18*A17*A16*A15*A14*A13本例中的等式定义了8个EPROM存储器件的8个片选端。32D7~D0A12~A0A19A18A17A16A15A14A130102030405060708ooooooooCECERDOEOEPGMVPPPGMVPPVCCPAL16L8F0000~F1FFFHFE000~FFFFFH用PAL16L8译码8个2764(8K8)存储器地址33采用PLD的优点之一是保密性好。5.2.2动态RAM(DRAM)为减少MOS管数目,提高集成度和降低功耗,出现了动态RAM器件,其基本存储电路为单管动态存储电路,存放信息靠的是电容,由于电容会逐渐放电,故需对动态RAM不断进行读出和再写入,这就是所谓刷新,芯片刷新周期在2ms以内。34由于DRAM在原理上和结构上都与SRAM不同,有两个特殊问题需要考虑:①需加定时刷新电路。②地址信号的输入问题,这是因DRAM芯片集成度高,存储容量大,引脚数量往往不够,需把地址转换成行地址和列地址分两次送出,这就要有两路地址锁存。为解决这两个特殊问题,专门设计了一种DRAM控制芯片,将它和CPU相连,对DRAM进行控制。35近些年出现了一种新DRAM芯片,叫组合RAM(IRAM),它将动态刷新逻辑和地址多路复用