微机原理与接口课件-第5章第6章存储器IO接口

第五章存储器及其与CPU接口▪存储器分类及性能指标▪随机读写存储器▪只读存储器▪存储器与CPU接口的基本技术存储器是微型计算机系统中的重要组成部分。任何CPU构成的微机系统必须配备一定存储容量的存储器。存储器的主要功能是用来存放系统工作时的信息，即程序和数据。存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等方面都获得快速的发展。5.1存储器分类及性能指标5.1.1半导体存储器的分类简单的二级结构主存+辅存一般为半导体存储器，也称为短期存储器。解决读写速度问题。包括磁盘（中期存储器）、磁带、光盘（长期存储）等。解决存储容量问题。一、按存储器制造工艺分类双极型存储器——TTL型、ECL型、I2L型等。存取速率高，但集成度低，功耗大，成本高。主要用于高速的微型计算机和大型计算机中。MOS型存储器——CMOS型、NMOS型、HMOS型等。制造工艺简单，集成度高，功耗低，价格便宜。但在速率上比TTL型存储器要低。二、按存储器的读写功能分类只读存储器ROM随机存取（读写）存储器RAM三、随机存储器RAM存储器中的信息既能随时读出，也能随时写入，RAM中信息在关机后消失。SRAM：静态RAM。利用半导体触发器的两个稳定状态表示“1”和“0”。电源不关掉，SRAM的信息不会消失，不需动态刷新电路。DRAM：动态RAM。利用MOS管的栅极对其衬底间的分布电容保存信息，DRAM的每个存储单元所需MOS管较少，因此集成度高，功耗小，价格便宜。DRAM中的信息会因电容漏电而逐渐消失，需配置专门的动态刷新电路。四、只读存储器ROM使用使只能读出，不能写入。ROM中信息关机后不消失。掩膜ROM（MaskedROM）：生产时已将程序、数据写入其中，用户只能读出，不能修改。PROM（ProgrammableROM）：可编程的只读存储器。PROM中的程序是由用户自行写入的，但一经写入就无法更改了，是一种一次性写入的ROM。EPROM（ErasableProgrammableROM）：可擦除可编程存储器。EPROM可由用户自行写入程序，写入后的内容可用紫外线灯照射来擦除，然后可重新写入内容。EPROM可多次改写。E2PROM（ElectricallyErasableProgrammableROM）：电可擦除可编程ROM。可用电信号进行清除和重写的存储器。E2PROM使用方便，但存取速度较慢，价格较贵。半导体存储器磁介质存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大型计算机或高速微机中；MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程只读存储器FLASH读写存储器RAM只读存储器ROM（按读写功能分类)静态SRAM动态DRAM：集成度高但存取速度较低一般用于需要较大容量的场合。速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合。按存储介质分类5.1.2半导体存储器的主要技术指标1.容量：指一个存储器芯片能存储的二进制信息。存储器芯片容量=存储单元数×每单元的数据位数例：62648KB=8K×8bit61162KB=2K×8bit1字节=8bit；1KB=210字节=1024字节；1MB=210KB=1024KB；1GB=210MB=1024MB；1TB=210GB=1024GB。2.存取时间：存取时间是指向存储器单元写入数据及从存储器单元读出数据所需的时间，有时又称为读写周期。3.功耗：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（µW/位）或者毫瓦/位（mW/位）。4.可靠性：可靠性要求是指对电磁场及温度变化的抗干扰性。存储器的可靠性用平均无故障时间MTBF（MeanTimeBetweenFailures）来表征。MTBF表示两次故障之间的平均时间间隔。MTBF越长，意味着存储器可靠性越高，保持正确运行的能力越强。5.性能/价格比：“性能”主要包括存储容量、存取周期和可靠性等。性能价格比是一项综合性指标，对不同用途的存储器有不同的要求。选用芯片时，在满足性能要求的条件下，尽量选择价格便宜的芯片。5.2随机读写存储器5.2.1静态读写存储器SRAM1.T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。2.如A点为数据D，则B点为数据/D。T1T2ABT3T4+5VT5T63.行选择线有效（高电平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。行选择线CD列选择线T7T8I/OI/O4.列选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。一、静态RAM基本存储电路二、典型的静态RAM芯片不同的静态RAM的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。图为SRAM6264芯片的引脚图，其容量为8K×8位，即共有8K（213）个单元，每单元8位。因此，共需地址线13条，即A12~A0；数据线8条即I/O8~I/O1、WE、OE、CE1、CE2的共同作用决定了SRAM6264的操作方式。123456789101112131428272625242322212019181716156264NCA4A5A6A7A8A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O46264的操作方式I/O1~I/O8IN写0100IN写1100OUT读0101高阻输出禁止1101高阻未选中×0××高阻未选中××1×I/O1~I/O8方式WECE1CE2OESRAM6264引脚图三、SRAM存储器与CPU连接8086CPUWRRD6264WEOE（一）6225662256是32K*8的CMOS静态RAM补充：典型存储器芯片和译码器芯片12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D02、62256逻辑图12345678910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y2Y1Y0VCC1、74LS138引脚图62256工作表（二）3-8译码器74LS138Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA2、74LS138原理图74LS138引脚功能（1）片选信号：G1•G2A•G2B（2）CBA译码Y0到Y7有效5.2.2动态读写存储器DRAM一、基本存储元素行选择线T1B存储电容CA列选择线T2I/O1.设T1导通时（行选线＝1），将A＝1写入，则C上有电荷。2.行选择线有效时，数据通过T1送至B处；3.列选择线有效时，数据通过T2送至芯片的数据引脚I/O；4.为防止存储电容C放电导致数据丢失，必须定时进行刷新；5.动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器二、动态RAM集成芯片2164一种典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片内含有64K个存储单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。2164芯片的引脚和内部结构示意如图所示。Intel2164DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC216411689WERASCASA0~A7：地址输入8条地址线采用分时复用的方法获得存储单元寻址所需的16条地址线的高8位和低8位地址线。CAS：列地址选通RAS：行地址选通WE：写允许Din：数据输入Dout：数据输出Vcc：电源GND：地掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。掩膜ROM以有/无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）为1。5.3.1掩膜ROM和PROM一、掩膜ROM（ReadOnlyMemory）NoImage位线字线D3D2D1D0单元01010单元11101单元20101单元301105.3只读存储器ROM1.由浮栅雪崩注入的FAMOS器件构成。2.当浮栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。3.用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。4.用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流漏），原有信息全部擦除（擦除后内容全为“1”），便可再次改写。5.3.2可擦除可编程的只读存储器EPROM典型的EPROM芯片常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。VCCPGENCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272625242322212019181716152764VPPA12A7A6A5A4A3A2A1A0D0D1D2GND封装及引脚2764封装图A0～A12地址输入，213=8192=8KD0～D7双向数据线VPP编程电压输入端OE输出允许信号CE片选信号PGE编程脉冲输入端，读PGE=1操作方式读输出禁止备用(功率下降)编程禁止编程Intel编程校验Intel标识符CEOEPGMA9VppVcc输出0011000001XX110011XX0011XXXXXXX1VccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT编码2764操作方式5.4存储器与CPU接口的基本技术5.4.1接口连接应注意的主要问题一、CPU总线的负载能力由于存储器芯片是MOS器件，直流负载很小，它的输入电容为5－10PF。所以：小系统中，CPU与存储器可直连。大系统常加驱动器。二、CPU时序与存储器存取时序的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度。三、存储器组织和地址分配(1)确定整机存储容量。(2)整机存储容量在整个存储空间的位置。(3)选用存储器芯片的类型和数量。(4)划分RAM、ROM区，地址分配，画出地址分配图。四、控制信号的配合与连接一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU其控制信号也不完全相同。5.4.2存储器容量的扩充当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以扩充位数(位扩展)或存贮单元数(字扩展)。存储芯片存储模块存储体进行位扩展，以实现按字节编址的结构进行字扩展，以满足总容量的要求存储体、地址译码、数据缓冲和读写控制=2（片）一、位数扩充例：用8K×8bit的6264扩充形成8K×16bit的芯片组，所需芯片：8K×16bit8K×8bit方法——两个芯片的地址线、片选信号及读/写控制线分别互连；两个芯片的数据线各自独立，一片作低8位（D0~D7）,另一片作高8位（D8~D15）。即，