计算机组成原理考研复习课件

1计算机组成原理总复习总线CPUM接口I/O设备建立整机概念两个层次两个方面CPU整体概念硬件系统整机概念逻辑组成工作机制2主要内容：1、CPU（1）逻辑组成寄存器传送级：微操作控制级：各类指令的流程微命令序列寄存器、ALU设置，数据通路结构（2）工作机制指令的执行过程微命令序列微命令产生方式时序控制方式：组合逻辑控制微程序控制同步控制32、常用运算方法规则原码、补码一位乘法，原码、补码不恢复余数除法，浮点运算法（1）基本概念（2）半导体存储器的逻辑设计芯片地址分配、片选逻辑、框图3、存储器4、总线（1）基本概念（2）系统总线：信号组成，时序控制方式45、接口（1）I/O传送的控制机制中断：基本概念、中断控制器与接口、中断过程（2）接口设计接口组成、拟定命令字和状态字格式、扩展中断源6、常用外设原理（1）键盘：键码转换方法（2）CRT显示器：VRAM与屏幕显示的对应关系（VRAM内容和容量、地址组织、信息转换、同步计数器的设置）DMA：基本概念、DMA控制器与接口、DMA过程（软件扫描）5（3）打印机：信息转换、调用过程（中断方式）（4）磁盘：信息分布与寻址信息、调用过程（DMA方式）、速度指标和容量指标第一章CPU组织1.1逻辑组成（模型机）1、CPU数据通路框图（寄存器级）2、结构特点（1）寄存器独立结构可编程：R0～R3、PC、SP、PSW非编程：C、D、IR、MAR、MBR6R0~R3R0~R3CDCDSPPCPSWMDRA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWABDB控制逻辑7（2）ALU部件作为CPU内部数据传送通路的中心。输入选择器：选择操作数来源ALU：运算处理输出移位器：选择输出方式（3）內总线单向数据总线（ALU总线），实现数据分配。（4）与系统总线的连接由MAR、MBR实现连接。81.2工作机制用寄存器传送语言描述指令从读取到执行的整个流程。1.2.1指令流程（寄存器传送级）拟定流程的关键：清楚数据通路结构掌握基本寻址方式1、基本寻址方式（模型机）寄存器寻址：R寄存器间址：（R）自减型寄存器间址：–(R)、–(SP)(用于入栈操作)自增型寄存器间址：(R)+、(SP)+(用于出栈操作)立即寻址：(PC)+变址：Ｘ(R)相对寻址：Ｘ(PC)92、思路（2）分清源和目的，确定所采用的寻址方式源在后，目的在前。（3）按周期拟定分步流程（1）了解指令功能，具体完成什么操作MOV：源数目的地ADD：结果目的地JMP：转移地址PCRST：返回地址PCJSR：子程序入口PC，并保存返回地址模型机允许：每一步完成一次从Ｍ读出，并经数据通路传送的操作；或一次经数据通路传送的操作；或一次向Ｍ写入的操作。103、例题（1）MOV(SP)+，Ｘ(R1)；（2）MOVＸ(R2)，–(SP)；（3）ADD–(R0)，Ｘ(R3)；（4）JMP(R0)；（5）JMPＸ(PC)；（6）SUB(PC)+，Ｘ(PC)；11指令流程在微操作级的具体实现。1.2.2微命令序列微命令设置:（1）数据通路操作ALU输入选择：R0A、CB、……ALU功能选择：加、减、加1、传送、……移位功能选择：左移、右移、直送、……结果分配：CPR0、CPR1、CPC、……（2）访存操作地址使能EMAR、读R、写W（读/写R/W）、置入SMBR、置入SIR121.2.2微命令的产生方式1、组合逻辑控制方式（1）基本思想综合化简产生微命令的条件，形成相应逻辑式，用组合逻辑电路实现。执行指令时，由组合逻辑电路（微命令发生器）在相应时间发出所需微命令，控制有关操作。（2）优缺点优点：速度快。缺点：设计不规整，结构零乱，不易修改、扩充指令系统功能。（3）应用用于高速计算机及小规模机器中。132、微程序控制方式（1）基本思想1）将微命令以代码形式编成微指令，控制一步操作；2）若干微指令编成一段微程序，解释执行一条机器指令；3）微程序事先存放在控制存储器（CM）中，执行机器指令时再取出。注意区分：微指令：机器指令：产生微命令，控制完成机器指令功能的一步操作。实现指令系统功能所规定的一种操作。14微程序：工作程序：包含若干微指令，解释执行一条机器指令包含若干机器指令，完成某一特定任务CM：主存：存放微程序，位于CPU内。存放工作程序，位于CPU外。（2）优缺点优点：结构规整，设计效率高，性价比高，可靠性高，易于修改、扩展指令系统功能。缺点：速度较慢，执行效率受影响。（3）应用用于速度要求不是很高、功能复杂的机器中，特别适用于系列机。151.2.3时序控制方式掌握定义、特点、应用场合。1、同步控制方式（1）定义：各项操作与统一时序信号同步。操作与时序信号的关系同步控制方式异步控制方式（2）特点：1）有明显时序时间划分；3）各步操作的衔接、各部件之间的数据传送受严格同步定时控制。2）时钟周期（节拍）时间固定；（3）应用场合：用于CPU内部、设备内部、总线操作（各挂接部件速度差异小、传送时间确定、传送距离较近）。162、异步控制方式（2）特点：1）无严格时钟周期划分；2）各操作间的衔接、各部件之间的数据传送采取异步应答方式。（3）应用场合：用于异步总线操作（各挂接部件速度差异大、传送时间不确定、传送距离较远）。（1）定义：各项操作按需要安排不同时间，不受统一时序约束。主设备：从设备：申请并控制总线的设备。响应主设备请求的设备。173、同步方式在实际应用中的变化（2）总线周期中插入延长周期。（3）同步方式引入异步应答。（1）不同指令安排不同时钟周期数。（扩展同步方式）1.3运算方法与运算器1.3.1运算方法1、原码一位乘法（1）原码运算操作数和结果用原码表示，绝对值参加运算，符号单独处理。（2）算法规则用乘数末位作判断位。182、补码一位乘法（1）补码运算操作数和结果用补码表示，符号位参加运算。（2）算法规则乘数末位设置附加位，两位判断位。3、原码不恢复余数除法算法规则：根据余数的正负决定上商及下一步操作4、补码不恢复余数除法算法规则：根据余数与除数同号或异号决定上商及下一步操作。196、浮点运算加减法运算过程：（1）判操作数是否为0。（3）尾数加/减（2）对阶原则：小阶向大阶对齐操作：小阶增大，尾数右移（4）结果规格化左规（尾数绝对值小于1/2）：尾数左移，阶码-1右规（尾数绝对值大于1）：尾数右移，阶码+120运算器全加器串行移位器ALU输入选择器ALU部件寄存器并行加法器加法器输入选择器进位链并行分组1.3.2运算器硬件组成211.4其他基本概念（1）溢出及判断方法、扩展操作码、地址结构、隐地址、显地址等显式I/O指令（2）I/O指令的设置隐式I/O指令（3）I/O指令的功能扩展I/O指令中留有扩展余地用通用I/O指令或MOV指令访问接口中的控制/状态寄存器（4）主机对外设的寻址方式单独编址（为接口寄存器分配端口地址）统一编址（为接口寄存器分配总线地址）22第二章存储子系统2.1半导体存储器逻辑设计主要解决：芯片的选用、地址分配、片选逻辑、信号线的连接例1、用SRAM芯片（1K×4位/片）组成4KB存储器。地址总线A15～A0（低），双向数据总线D7～D0（低），读/写信号线R/W。（1）芯片数：8片（2）存储空间安排：任意连续区间（3）芯片地址分配与片选逻辑：4KB：12位地址A11～A0哪几位分配给芯片？哪几位形成片选逻辑？23芯片芯片地址片选逻辑1KB1KB1KB1KB（4）逻辑图A9～A0A9～A0A9～A0A9～A0CS0=A11A10CS1=A11A10CS2=A11A10CS3=A11A10例2、用4KBROM芯片、2K×4位和1K×4位RAM芯片组成7KB存储器。地址总线A15～A0（低），双向数据总线D7～D0（低），读/写信号线R/W。（1）芯片数：5片连续区间，先安排大容量芯片，后安排小容量芯片（2）存储空间安排：24芯片芯片地址片选逻辑4KB2KB1KB（4）逻辑图A11～A0A10～A0A9～A0CS0=A12CS1=A12A11CS2=A12A11A10（3）芯片地址分配与片选逻辑：7KB：13位地址A12～A0252.2基本概念1、存储原理SRAM：利用双稳态触发器存储信息。DRAM：利用电容存储电荷存储信息。2、动态刷新（1）定义：按所存信息定期向电容补充电荷。（2）方式：按行读一遍。（3）刷新周期安排方式集中刷新、分散刷新、异步刷新26（1）随机存取方式3、存取方式1）可按地址直接访问任一单元；2）访问时间与单元地址无关。访问时按顺序查找，访问时间与数据所在位置有关。（2）顺序存取方式（3）直接存取方式访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置有关。27第三章I/O子系统3.1总线与接口的基本概念3.1.1总线1、定义：一组能为多个部件分时共享的公共信息传送线路。1）CPU内总线：CPU芯片内寄存器和算逻部件之间互连的总线。（1）按功能分类2、分类2）部件内总线：插件板内各芯片之间互连的总线3）系统总线：计算机系统内各功能部件之间或各插件板之间互连的总线。284）外总线：计算机系统之间，或计算机系统与其他系统之间互连的总线。（2）按时序控制方式分类1）同步总线：由控制模块提供统一的同步时序信号控制总线传送操作。（3）按数据传送格式分类2）异步总线：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。3）扩展同步总线：以时钟周期为时序基础，允许总线周期中的时钟数可变。291）并行总线：同时传送各位信息。2）串行总线：分时逐位传送各位信息。3.系统总线的信号组成电源线、地址线、数据线、控制线复位……时序：时钟、定时、应答数传控制：M读/写、IO读/写中断请求、响应总线请求、响应3.1.2接口1.定义：泛指两个设备（硬、软）之间的连接部件2、分类30(1)按数据传送格式划分1）并行接口接口与系统总线、接口与外设均按并行方式传送数据。2）串行接口接口与系统总线并行传送，接口与外设串行传送。(2)按时序控制方式划分1）同步接口接口与系统总线的信息传送由统一时序信号控制。2）异步接口接口与系统总线的信息传送采用异步应答方式。31(3)按I/O传送控制方式划分1）直接程序传送接口2）中断接口3）DMA接口（可采用查询方式）（可插入中断作DMA善后处理）3.2I/O传送控制机制3.2.1程序中断方式1、定义及应用（1）定义CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。32（2）实质程序切换时间：一条指令结束时切换。方法：保存断点、现场；恢复现场、返回断点。（3）特点随机性随机发生的事态有意调用，随机请求与处理的事态随机插入的事态（4）应用控制中、低速I/O操作。处理复杂随机事态。332、中断服务程序入口地址的获取（1）向量中断方式将服务程序入口地址(中断向量)组织在中断向量表中；响应中断时，由硬件直接产生对应于中断源的向量地址，访问向量表，取得相应服务程序入口，转入服务程序。中断向量：服务程序入口地址、服务程序状态字中断向量表：存放中断向量的存储区向量地址：访问向量表的地址（指向中断向量的首址）34（2）非向量中断方式将服务程序入口组织在查询程序中；CPU响应时执行查询程序，确定中断源，转入相应服务程序。35D7~0IRQ0地址线寄存器选择命令字R状态字R数据缓冲器控制逻辑数据线数据线数据线中断控制器INTINTA命令IRQ7状态数据外部设备系统总线（8259）IRQiMCPU主机板接口板3、中断接口功能模型（1）寄存器选择对接口寄存器寻址（2）命令字寄存器接收CPU发向外设的命令。（4）数据缓冲器传送数据，实现缓冲。（3）状态字寄存器反映设备和接口的运行状态36（5）控制逻辑请求信号产生逻辑电平转换逻辑针对设备特性的逻辑串-并转换逻辑(串口)（6）公用中断控制器接收外设请求，屏蔽、判优，送出公共请求；接收中断批准，送出中断号（中断类型码）或向量地址。374、中断全过程（主机与外设交换