八路智能抢答器的设计

1课程设计任务书姓名：XXX、XX专业班级：通信0903指导老师：XX工作单位：湖南XXXX题目：多路智能抢答器的设计一完成的任务与要求用中、小规模集成电路设计一台能抢答和报警的智能抢答器，要求如下：1可同时提供8名选手进行抢答；2通过主持人开关，控制系统的清零和抢答的开始；3通过定时电路设定有效抢答时间（30s），主持人启动抢答开关后，定时电路开始倒计时；4如果有人抢答，则编号被锁存，并在LED数码管上显示，同时扬声器报警，封锁输入电路，其他选手不能抢答；5如果没人抢答，则有效时间过后。系统自动报警，且封闭输入电路，选手抢答无效。二时间安排：时间：第1-12周理论设计，软件仿真，第15-18周实验室焊接、安装调试。地点：理工楼E604实验室学生签名：年月日指导教师签名：年月日2多路智能抢答器的设计摘要…………………………………………………………………………3Abstract……………………………………………………………………41系统原理框图……………………………………………………………62方案的设计与论证………………………………………………………62.1时钟脉冲产生电路…………………………………………………62.2抢答电路……………………………………………………………2.3定时电路……………………………………………………………3单元电路的设计3.1时钟脉冲产生电路的设计…………………………………………3.2计数电路的设计……………………………………………………3.3抢答电路的设计……………………………………………………3.4定时电路的设计……………………………………………………3.5报警电路的设计……………………………………………………3.6电路总图……………………………………………………………4仿真结果及分析5心得体会6参考文献附录1原件清单附录2系统原理图3摘要多路智能抢答器一种以数字电路技术来实现多人抢答的装置，具有操作简单、性化、能化且公平性高的优点，在很多竞答比赛中都有用到。本文的设计与实现是以中小规模集成电路设计多路智能抢答器的方法，它主要与数字电路挂钩，囊括了数字电路的两大电路（组合逻辑电路和时序电路）。它是由抢答电路、定时电路、报警电路、时钟脉冲产生电路及电源电路组成。时钟脉冲采用的以555定时器构成的多谐振荡电路产生、定时电路是以74LS192为主要芯片构成的……通过EDA软件Multisim10绘制了电子电路仿真原理图，并进行仿真，同时用万能板焊接制作了硬件实现电路。从软件仿真验、了原理设计的正确，通过硬件制作实物电路能够同时供8人抢答，并且能够准确的显示编码和及时报警，达到了设计的要求。4AbstractMultipleintelligencecontestisakindofdigitalcircuittechnologytorealizepeopleviesdevice,ischaracterizedbysimpleoperation,gender,canchangeandfairness,theadvantageofhighinmanyisusefultocorrectgame.Thispaperbasedonthedesignandimplementationofmediumscaleintegratedcircuitdesignformultipleintelligencecontest,itmainlymethodwithdigitalcircuit,includethedigitalcircuitlinkedthetwobigcircuits(portfoliologiccircuitandthesequentialcircuits).Itisbythecontestcircuit,timingcircuit,alarmcircuit,theclockpulsecircuitsandpowercircuitcomponent.Theclockpulseusewithmultipleresonancecomposedof555timing,timingcircuitsproduceswingscircuitiscomposedof74LS192asthemainchip...ThroughMultisim10EDAsoftwaredrawselectroniccircuitsimulationprinciplechartandsimulation,atthesametimeusetheuniversalplateweldingmadehardwarerealizationcircuit.Fromsoftwaresimulationcheck,theprincipleoftheright,byhardwaredesignformakingphysicalcircuitcansimultaneouslyeightpeople,andcanaccuratelyresponderdisplaycodeandtimelyalarmandmeetthedesignrequirements51系统原理框图定时抢答器的总体框图如图1所示，其主要是对选手和主持人控制开关所控制的信号的输入进行处理。（1）显示电路：主要由LED共阴数码管对时间和选手编号进行显示；（2）译码电路：由74LS48对输入信号进行处理，对计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流；（3）定时电路：由74LS192为主芯片构成，构成30进制的定时电路；（4）脉冲产生电路：所选用的是555定时器构成的多谐振荡器来提供时钟脉冲；（5）报警电路：由时钟脉冲做激励，由定时电路和抢答电路做反馈信号，来控制蜂鸣器的工作与断开。2方案设计与论证2.1时钟脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。抢答按钮优先编码锁存器译码电路显示电路主持人控制电路报警电路产生脉冲译码电路定时电路显示电路图160.69Rfc用555电路可以组成施密特触发器，利用施密特触发器的回差特性，在电路的两个输入端与地之间接入充放电电容C并在输出与输入端之间接入反馈电阻Rf，就组成了一个直接反馈式多谐振荡器，如图5(a)所示。接通电源，电路在每次翻转后的充放电过程就是它的暂稳态时间，两个暂稳态时间分别为电容的充电时间Tl和放电时间T2。T1=0.69Rfc，T2=0.69Rfc，振荡周期T=T1+T2，振荡频率f=1／T。改变R、C的值则可改变充放电时间，即改变电路的振荡频率f。f=1/(tpL+tpH)≈1.43/[(R1+2*R2)*C]T=1/f;R1=300Ω,R2=4KΩ，C=220uF可得到T≈1s方案二：门电路构成的单稳态多谐振荡器采用TTL门电路构成的单稳态多谐振荡电路如下图所示。在G1的输入端用Rl和R2进行钳位，提高触发灵敏度。方案三：采用CMOS门电路构成的非对称式无稳态多谐振荡器如果把对称式多谐振荡器电路进一步简化，去掉C1和R2，在反馈环路中保留电容C2，电路仍然没有稳定状态，只能在两个暂稳态之问往复振荡，电路如图所示7假定G2输出为1，电容C充电，在充电开始VI1也为1。因此，该电压经Rp力口到G1输入端，Gl输出为O，电路稳定工作，C继续充电。充电电流随着充电时间延长而减小，RF两端电压下降，若降到Gl的阈值电压以下，则G1输出变为1，G2输出变为0，C反向充电。随着充电的进行，VI1达到Gl的阈值电压时，G1输出变为0，G2的输出变为1，该动作重复进行而产生振荡。电容C的充放电时间分别为T1=RfC1h3，T2=RfC1n3，振荡周期T=T1+T2=2RFC1h3≈2．2RFC，输出波形的占空比为50％。在电路的G1输入端串接的保护电阻RP是为了减少电容C充放电过程中CMOS门电路输入保护电路承受较大的电流冲击，且RpRF2.2抢答电路1、8路抢答开关为8位选手提供抢答的按键，应为8个按钮开关，这样可以在松开按钮后及时复位，为下次抢答作好准备。但为节约经费和简化设计，用逻辑电平开关代替，根据要求，设初始值全为“1”，当有选手抢答时，即将开关拨至“0”时，选通。2、优先编码器①CD4532这是我们学过比较熟悉的一个芯片，CD4532输入输出都是以高电平为有效电平，优先级依次为I7，I6，…I1。还有一个输入使能端EI和一个输出使能端EO，以及优先编码工作状态标志GS。当EI=1时，编码器工作；而当EI=0时，禁止编码器工作，无论输入为多少，输出端均为低电平，GS和EO也为低电平。GS是表明芯片在工作。②74ls148（8-3优先编码器）在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。引脚图74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端8由74148真值表可列输出逻辑方程为A2=(I4+I5+I6+I7)·EIA1=(I2I4I5+I3I4I5+I6+7)·EIA0=(I1I2I4I6+I3I4I6+I5I6+I7)·EI使能输出端OE的逻辑方程为；OE=I0·I1·I2·I3·I4·I5·67·EI当使能输入EI=1时，禁止编码、输出(反码)：A2,A1,A0为全高电平。当使能输入EI=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。扩展片优先编码输出端GS的逻辑方程为：GS=(I0+I1+I2+I3+I4+I5+I6+I7)·EIGS=0表示“电路工作，而且有编码输入”功能表为；2.3定时电路3单元电路的设计3.1时间脉冲产生电路的设计9A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR451kΩR568kΩC1100nFC251nFVCC5V373836084由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。（如上图）可得到几乎接近1HZ的信号。3.2计数电路的设计该电路主要是对选手抢答的时间进行限制，可根据实际情况来设定。我们设定的有效抢答时间是30S，且是30进制的减法器，这样更加具有人性化，能使选手客观的感觉到剩余的时间是多少。我们选用的是74LS192芯片。电路图如下：U2174LS192DA15B1C10D9UP5QA3QB2QC6QD7DOWN4~LOAD11~BO13~CO12CLR14U2274LS192DA15B1C10D9UP5QA3QB2QC6QD7DOWN4~LOAD11~BO13~CO12CLR1446450VCC5VVCC通过两片74LS192级联，U2的减记数时钟输入端接时钟脉冲产生电路、U2的进位输出端（BO）接U1的减记数时钟输入端。即当U2从9跳变到0的时候给U110一个有效的信号，使得其计数。3.3抢答电路的设计该电路主要是对抢答时选手的信息（编号）进行锁存和显示。主要电路图如下图：11R12X8DIP4.7kΩJ1Key=AJ2Key=AJ3Key=AJ4Key=AJ5Key=AJ6Key=AJ7Key=AVCC5VVCC5VU174LS148DA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15J8Key=AU2A74LS279D1Q141Q27~1S12~1S23~1R11~1S36~1R25U3B74LS279D1Q141Q27~1S12~1S23~1R11~1S36~1R25U474LS48DA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5