谭会生eda实验报告cnt9999

EDA实验报告CNT9999计数器的设计指导老师：谭会生班级：电信1201学号：12401720110姓名：廖涵章电气与信息工程学院2015.4.6实验一0~9999的计数器电路的设计1.实验目的（1）进一步熟悉和掌握QuartusII软件的使用。（2）进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。（3）学习和掌握VHDL进程语句和元件例化语句的使用。2.实验内容设计并调试好一个计数范围为0~9999的4位十进制计数器电路CNT9999，并用GW48-CK或其他EDA实验开发系统进行硬件验证。3实验条件（1）开发软件：QuartusII8.0。（2）实验设备：GW48-CKEDA实验开发系统。（3）拟用芯片：EP2C8Q208C8。4.实验设计1）系统原理框图为了简化设计并便于显示，本计数器电路CNT9999的设计分为两个层次，其中底层电路包括四个十进制计数器模块CNT10，再由这四个模块按照图1.1所示的原理图构成顶层电路CNT9999.图1.1CNT9999电路原理图2）VHDL程序计数器CNT9999的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。CNT10的VHDL源程序：--CNT10.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK:INSTD_LOGIC;CLR:INSTD_LOGIC;ENA:INSTD_LOGIC;CQ:OUTSTD_LOGIC_VECTOR(3DOWNTO0);CO:OUTSTD_LOGIC);ENDENTITYCNT10;ARCHITECTUREARTOFCNT10ISSIGNALCQI:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,CLR,ENA)ISBEGINIFCLR='1'THENCQI=0000;ELSIFCLK'EVENTANDCLK='1'THENIFENA='1'THENIFCQI=1001THENCQI=0000;ELSECQI=CQI+'1';ENDIF;ENDIF;ENDIF;ENDPROCESS;PROCESS(CLK,CQI)ISBEGINIFCLK'EVENTANDCLK='1'THENIFCQI1001THENCO='0';ELSECO='1';ENDIF;ENDIF;ENDPROCESS;CQ=CQI;ENDARCHITECTUREART;CNT9999的VHDL源程序：--CNT9999.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT9999ISPORT(CLR:INSTD_LOGIC;CLK:INSTD_LOGIC;ENA:INSTD_LOGIC;DOUT:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDENTITYCNT9999;ARCHITECTUREARTOFCNT9999ISCOMPONENTCNT10ISPORT(CLK,CLR,ENA:INSTD_LOGIC;CQ:OUTSTD_LOGIC_VECTOR(3DOWNTO0);CO:OUTSTD_LOGIC);ENDCOMPONENTCNT10;SIGNALS0,S1,S2,S3:STD_LOGIC;BEGINU0:CNT10PORTMAP(CLK,CLR,ENA,DOUT(3DOWNTO0),S0);U1:CNT10PORTMAP(S0,CLR,ENA,DOUT(7DOWNTO4),S1);U2:CNT10PORTMAP(S1,CLR,ENA,DOUT(11DOWNTO8),S2);U3:CNT10PORTMAP(S2,CLR,ENA,DOUT(15DOWNTO12),S3);ENDARCHITECTUREART;3）仿真波形设置本设计包括两个层次，因此先进行底层的十进制计数器CNT10的仿真，再进行顶层CNT9999的仿真。4）管脚锁定文件根据图1.1所示的CNT9999电路原理图，选择合适实验电路结构图确定引脚的锁定。图1.2管脚锁定5.实验结果及总结1）系统仿真情况CNT10和CNT9999的时序仿真结果分别如图1.3和图1.4所示。图1.3CNT10的时序仿真结果图1.4CNT9999的时序仿真结果从系统仿真结果可以看出，本系统底层和顶层的程序设计完全符合设计要求。同时从系统时序仿真结果可以看出，从输入到输出有一定的延时，这正是器件延时特性的反映。2）逻辑综合结果使用QuartusII8.0进行逻辑综合后，CNT9999的RTL视图如图1.4所示，对CNT9999进行逻辑综合后的资源使用情况为：Family:CycloneII,Device:EP2C8Q208C8,Totalpins:19/138(14%).图1.5CNT9999的RTL视图6.实验中出现的问题及解决办法1）程序输入后进行编译时，发现有错误通不过，经查找主要原因为：文件名与实体名不一致，输入字符一致；输入字符错误；源程序有语法错误。经过相应的修改，最后程序通过了。2）在进行仿真时，发现提示没有仿真文件，发现是没进行新建波形文件的存盘或未进行仿真文件的设置。经过响应的修改，最后程序通过了。