at89s51-中文数据手册

AT89S51中文资料AT89S51是美国ATMEL公司生产的低功耗，高性能CMOS8位单片机，片内含4kbytes的可系统编程的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准8051指令系统及引脚。它集Flash程序存储器既可在线编程（ISP）也可用传统方法进行编程及通用8位微处理器于单片芯片中，ATMEL公司的功能强大，低价位AT89S51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。主要性能参数：·与MCS-51产品指令系统完全兼容·4k字节在系统编程（ISP）Flash闪速存储器·1000次擦写周期·4.0－5.5V的工作电压范围·全静态工作模式：0Hz－33MHz·三级程序加密锁·128×8字节内部RAM·32个可编程I／O口线·2个16位定时／计数器·6个中断源·全双工串行UART通道·低功耗空闲和掉电模式·中断可从空闲模唤醒系统·看门狗（WDT）及双数据指针·掉电标识和快速编程特性·灵活的在系统编程（ISP字节或页写模式）功能特性概述：AT89S51提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32个I／O口线，看门狗（WDT），两个数据指针，两个16位定时／计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89S51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。AT89S51方框图引脚功能说明·Vcc：电源电压·GND：地·P0口：P0口是一组8位漏极开路型双向I／0口，也即地址／数据总线复用口。作为输出口用时，每位能驱动8个TTL逻辑门电路，对端口写“l”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在F1ash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。·P1口：Pl是一个带内部上拉电阻的8位双向I／O口，Pl的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“l”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。Flash编程和程序校验期间，Pl接收低8位地址。端口引脚第二功能P1.5MOSI（用于ISP犏程）P1.6MISO（用于ISP犏程）P1.7SCK（用于ISP犏程）·P2口：P2是一个带有内部上拉电阻的8位双向I／O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX@Ri指令）时，P2口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不改变。Flash编程或校验时，P2亦接收高位地址和其它控制信号。·P3口：P3口是一组带有内部上拉电阻的8位双向I／0口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“l”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。P3口除了作为一般的I／0口线外，更重要的用途是它的第二功能，如下表所示：P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。端口引脚第二功能P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2INT0（外中断0）P3.3INT1（外中断1）P3.4T0（定时／计数器0外部输入）P3.5T1（定时／计数器1外部输入）P3.6WR（外部数据存储器写选通）P3.7RD（外部数据存储器读选通）·RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。WDT溢出将使该引脚输出高电平，设置SFRAUXR的DISRT0位（地址8EH）可打开或关闭该功能。DISRT0位缺省为RESET输出高电平打开状态。·ALE／PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍以时钟振荡频率的1／6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。对F1ash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条M0VX和M0VC指令ALE才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。·PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。当访问外部数据存储器，没有两次有效的PSEN信号。·EA／VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H－FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。F1ash存储器编程时，该引脚加上+12V的编程电压Vpp。·XTALl：振荡器反相放大器及内部时钟发生器的输入端。·XTAL2：振荡器反相放大器的输出端。·特殊功能寄存器：特殊功能寄存器的于片内的空间分布如表1所示。这些地址并没有全部占用，没有占用的地址亦不可使用，读这些地址将得到一个随意的数值。而写这些地址单元将不能得到预期的结果。表1AT89S51特殊功能寄存器分布图及复位值不要软件访问这些未定义的单元，这些单元是留作以后产品扩展用途的，复位后这些新的位将为0。·中断寄存器：各中断允许控制位于IE寄存器，5个中断源的中断优先级控制位于IP寄存器。表2AUXR辅助寄存器·双时钟指针寄存器：为更方便地访问内部和外部数据存储器，提供了两个16位数据指针寄存器：DP0位于SFR（特殊功能寄存器）区块中的地址82H、83H和DP1位于地址84H、85H，当SFR中的位DPS=0选择DP0，而DPS=1则选择DP1。用户应在访问相应的数据指针寄存器前初始化DPS位。·电源空闲标志：电源空闲标志（POF）在特殊功能寄存器SFR中PCON的第4位（PCON.4），电源打开时POF置“1，它可由软件设置睡眠状态并不为复位所影响。·存储器结构：MCS-51单片机内核采用程序存储器和数据存储器空间分开的结构，均具有64KB外部程序和数据的寻址空间。·程序存储器：如果EA引脚接地（GND），全部程序均执行外部存储器。在AT89S51，假如EA接至Vcc（电源+），程序首先执行地址从0000H－0FFFH（4KB）内部程序存储器，再执行地址为1000H－FFFFH（60KB）的外部程序存储器。·数据存储器：AT89S51的具有128字节的内部RAM，这128字节可利用直接或间接寻址方式访问，堆栈操作可利用间接寻址方式进行，128字节均可设置为堆栈区空间。·看门狗定时器（WDT）：WDT是为了解决CPU程序运行时可能进入混乱或死循环而设置，它由一个14bit计数器和看门狗复位SFR（WDTRST）构成。外部复位时，WDT默认为关闭状态，要打开WDT，用户必须按顺序将01EH和0E1H写到WDTRST寄存器（SFR地址为0A6H），当启动了WDT，它会随晶体振荡器在每个机器周期计数，除硬件复位或WDT溢出复位外没有其它方法关闭WDT，当WDT溢出，将使RST引脚输出高电平的复位脉冲。·使用看门狗（WDT）：打开WDT需按次序写01EH和0E1H到WDTRST寄存器（SFR的地址为0A6H），当WDT打开后，需在一定的时候01EH和0E1H到WDTRST寄存器以避免WDT计数溢出。14位WDT计数器计数达到16383（3FFFH），WDT将溢出并使器件复位。WDT打开时，它会随晶体振荡器在每个机器周期计数，这意味着用户必须在小于每个16383机器周期内复位WDT，也即写01EH和0E1H到WDTRST寄存器，WDTRST为只写寄存器。WDT计数器既不可读也不可写，当WDT溢出时，通常将使RST引脚输出高电平的复位脉冲。复位脉冲持续时间为98×Tosc，而Tosc=1／Fosc（晶体振荡频率）。为使WDT工作最优化，必须在合适的程序代码时间段周期地复位WDT防止WDT溢出。·掉电和空闲状态时的WDT：掉电时期，晶体振荡停止，WDT也停止。掉电模式下，用户不能再复位WDT。有两种方法可退出掉电模式：硬件复位或通过激活外部中断。当硬件复位退出掉电模式时，处理WDT可象通常的上电复位一样。当由中断退出掉电模式则有所不同，中断低电平状态持续到晶体振荡稳定，当中断电平变为高即响应中断服务。为防止中断误复位，当器件复位，中断引脚持续为低时，WDT并未开始计数，直到中断引脚被拉高为止。这为在掉电模式下的中断执行中断服务程序而设置。为保证WDT在退出掉电模式时极端情况下不溢出，最好在进入掉电模式前复位WDT。在进入空闲模式前，WDT打开时，WDT是否继续计数由SFR中的AUXR的WDIDLE位决定，在IDLE期间（位WDIDLE=0）默认状态是继续计数。为防止AT89S51从空闲模式中复位，用户应周期性地设置定时器，重新进入空闲模式。当位WDIDLE被置位，在空闲模式中WDT将停止计数，直到从空闲（IDLE）模式中退出重新开始计数。·UART－通用异步通信口：AT89S51的UART操作与AT89C51一样，有关更详细的资料请参考ATMEL公司的网站（），从主页选择“Products”－“8051-ArchitectureFlashMicrocontroller”－“ProductOverview。·定时器0和定时器1：AT89S51的定时器0和定时器1操作与AT89C51一样，有关更详细的资料请参考ATMEL公司的网站（），从主页选择“Products”－“8051-ArchitectureFlashMicrocontroller”－“ProductOverview”。·中断：AT89S51共有5个中断向量：2个外中断（INT0和INT1），2个定时中断（Timer0和Timer1）和一个串行中断。这些中断如图1：这些中断源各自的禁止和使能位参见特殊功能寄存器的IE。IE也包含总中断控制位EA，EA清0，将关闭所有中断。值得注意的是表4中的IE.6和IE.5没有定义，用户不要访问这些位，它是保留为以后的AT89产品作扩展用途。定时器0和定时器1的中断标志TF0和TF1，它是定时器溢出时的S5P2时序周期被置位，该标志保留至下个时序周期。表4：中断控制寄存器图1中断源方框图·晶体振荡器特性：AT89S51中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图5。外接石英晶体（或陶瓷谐振器）及电容Cl、C2接在放大器的反馈回路中构成并联振荡电路。对外接电容Cl、C2虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性。如果使用石英晶体，我们推荐电容使用30pF±10pF，而如使用陶瓷谐振器建议选择40pF±