Allegro设计流程(心得体会)

Allegro绘制过程（PSD14.0）--作者：秦绪彬2004-02-20（一）器件库的制作由已有PCB文件生成库FileExportLibraries…所有类型库文件将保存到PCB文件所在目录中新建元件库1.使用PcbEditor为通孔焊盘制作*.fsm热焊盘文件；使用Paddesigner制作*.pad焊盘文件2.使用PcbEditor制作*.psm元件封装（推荐使用Wizard向导制作）（二）新建PCBlayout文件Filenew…drawingname（drawingtype:layout）OK.（三）基本参数设置1.设计单位选择（英寸/毫米）；设计单位精度；设计图纸尺寸SetupDrawingParameters※在PCB设计过程中，禁止在英寸与毫米间切换，否则在每次切换过程中将引入误差，次数越多误差越大，这也是Allegro不尽如人意的地方．2.[DRC]是否在线DRC/DRC标示符号尺寸；[Display]鼠线（即飞线）的几何形状{当鼠线为水平或垂直时，选择鼠线显示方式为直线或jogged；当鼠线为斜线时，选择无区别}；热焊盘（Thermalpads）是否显示；设计栅格（Grid）是否显示；打孔（drill）是否显示（包括过孔或焊盘的孔）；焊盘或过孔是否填充显示；[Text]添加文本时的默认大小值（blocksize）；文本相对鼠标定位点延伸摆放方向（left/right/center）[LineLock]走线转弯时线的形式（线/弧）、角度SetupDrawingOptions3.自定义文本blockSetupTextsizes4.定义栅格显示SetupGrids5.设置默认走线间距；设置默认走线宽度SetupＣonstraints…SpacingrulesetSetvalues…PhysicalrulesetSetvalues…6.向设计添加过孔（将在走线换层时使用）SetupＣonstraints…PhysicalrulesetSetvalues…ViaListProperty注：只有列在CurrentViaList中的Via才能在PCB设计中实用在AvailablePadstacks栏中的Via都位于Padpath所设定的默认目录中凡已位于该默认目录中但未在AvailablePadstacks列表中显示的Via可通过在Name栏中键入该Via名称后点击Add按钮添加到CurrentViaList7.设置默认工作目录（焊盘存放路径padpath；封装存放路径psmpath；Gerber输出存放路径artpath等）SetupUserPreferences…Design_paths（四）画板框（BoardOutline）、布线区（RouteKeepin）及零件摆放区（PackageKeepin）AddLine(在AddLine状态下，控制面板中Class选择BoardGeometry；SubClass选择Outline)SetupAreasRouteKeepin（必须绘制RouteKeepin，否则内层贯铜将无法进行，系统将RouteKeepin作为内层贯铜的边界）SetupAreasPackageKeepin（五）定义板层SetupCross-section（六）调入网表（netlist）File-Import…logic…在Cadence标签页内进行设置：Importlogictype选DesignentryCIS；Placechangedcomponent选Always；Importdirectory指定allegronetlist网表所在位置。设置完毕后，点击ImportCadence按钮即可完成网表的导入。注：Other标签页用于导入非Cadence类型的网表。也可由CaptureCIS在执行CreateNetlist时，直接新建或更新brd文件（此时设计第二步可省略）。CaptureCIS执行CreateNetlist时，如下：（七）调入器件（Placement）手工调入（Manually）---通过器件标号有选择的调入器件PlaceManually…(单击选项Componentsbyredes，在其下列出的器件为还未放到板上的器件，在待放器件前打勾后将鼠标移至工作区，器件会附着在鼠标上，点击鼠标左键即可完成放置动作)自动调入（Quickplace）---可一次性调入所有器件，也可有选择的调入器件PlaceQuickplace（在Quickplace设置菜单中，Edge表示将器件摆放在板框外面的位置上、下、左、右；Slide设置器件放置在顶层还是底层）注：在调入器件前，所有元件封装都已制作并放于Psmpath所指定工作目录中．（八）布线（Route）1.内层分割（以GND层分割为例）①用ANTIETCH线在待分割层面上画好分割线（ANTIETCH/GND）注意：画ANTIETCH时，边界要超出RouteKeepinⅰ.AddLineⅱ.Option里选择ANTIETCH/GNDⅲ.画好分割线②在控制栏的Option里选择需要分割的层面（ETCH/GND）③点选菜单EditSplitPlaneCreate出现提示菜单后，选择“是”④依次选择高亮区域的讯号名称（NetName）注：过孔与内层的安全间距是在设计过孔时由AntiPad项决定的。过孔（与所在内层为同一网络）与内层的热焊盘连接形状是在设计过孔时由ThermalRelief项决定的。2.在正片上铺铜（ToporBottomLayer）①点选菜单AddshapesSolidFill②选择所要加shape的层面③按所需路径画好Shape封闭路径④如果需要可再次修改shape外形EditVertex⑤定义shape的网络netEditChangeNet（Name）⑥进行shapeparameter的设定ShapeParameters…⑦VoidVoidAuto⑧CheckShapeCheck⑨如有错误，修改⑩灌铜（Fill）ShapeFill3.（略）4.（略）（九）后检查1.运行DRC检查ToolsUpdateDRC2.生成未放器件报告（此步骤验证元件是否已完全放入板中）ToolsReports…UnplacedComponents3.生成未连管脚报告（此步骤验证所有连接关系的布线是否完成）ToolsReports…UnconnectedPins4.生成DRC检测报告ToolsReports…DesignRulesCheck（十）生产文件输出1.生成Gerber文件①ManufactrueArtWorkFilmControlA.在AvailableFilms中通过鼠标右键添加或删除文件夹和其下的Subclass最终形成要输出的底片.输出时每个文件夹为一张底片，每张底片中包含要输出的子类B.用鼠标单击每一个文件夹(底片)，在右侧为其设置Plotmode（正负片）和UndefinedLineWidth（丝印字符线宽等）（一般设为７mil）C.其他保留默认值，不作修改②ManufactrueArtWorkGeneralParametersA.在DeviceType中选GerberRS274XB.其他保留默认值，不作修改③ManufactrueArtWorkFilmControlCreateArtwork(执行此步前不要忘记勾中要输出的文件夹)2.生成钻孔（drill）坐标文件（*.tap）①ManufactrueNCDrillTape…②在NCTAPE设置菜单中，ScaleFactor设为１③ManufactrueNCDrillTape…Run注：钻孔坐标文件名可在ManufactrueNCDrillParameters…中设定３.{在PCB中添加钻头表}①ManufactrueNCDrillLegend②点OK,钻头表附着在鼠标上③将表放在PCB中合适的地方{在PCB中删除钻头表}①ManufactrueNCDrillLegend②点OK,钻头表附着在鼠标上③按鼠标右键选Cancel,钻头表随即消失（十一）向制板厂提交制板文件根据为尚阳设计的四层板为例，最终提交文件如下：◇关于底片参数文件art_param.txt的说明：设定底片参数档底片参数档art_param.txt会纪录底片的类型及格式。在你设定好ArtworkParameterForm之后Allegro会把您所宣告的所有设定参数存成art_param.txt。如果出底片之后您把这个底片参数档也给下游厂商，那么他们会更确切的知道您的底片格式、小数位数、补零设定等值，在您处理您的档案时减少错误的发生。◇关于钻孔坐标文件ncdrill1.tap的说明：钻孔坐标档是一个以孔径为分类，列出板上钻孔位置的XY坐标的文字文件，可以直接输入到数值控制NemuericControl的机台上钻出所要的孔．不同于先前的钻孔图只是一个图面标示．现在多用来做钻孔后检查用．Allegro设计心得（PSD15.5）--作者：秦绪彬2007-02-06======================================================================创建焊盘——在设计中，每个器件封装引脚是由与之相关的焊盘构成的，焊盘描述了器件引脚如何与设计中所设计的每个物理层发生联系，每个焊盘包含以下信息：焊盘尺寸大小和焊盘形状钻孔尺寸和显示符号焊盘还描述了引脚在表层（顶层和底层）的SOLDERMASK、PASTEMASK和FILMMASK等相关信息。同时，焊盘还包含有数控钻孔数据，Allegro用此数据产生钻孔符号和钻带文件。Allegro在创建器件封装前必须先建立焊盘，建立的焊盘放在焊盘库里，在做器件封装时从焊盘库里调用。Allegro创建的焊盘文件名后缀为.pad。Allegro用PadDesigner创建并编辑焊盘。（一）通孔焊盘或过孔在PCB中的叠层结构（top、内层信号层、内层电源层、bottom）为了描述上的方便，约定如下：1.把通孔焊盘简称为焊盘。2.把通孔焊盘（或过孔）位于Top和Bottom层用于焊接的环形面（或方形等，依具体设计而定）称作焊环。3.下文只提及焊盘，过孔的情况与焊盘相同各种情况下焊盘或过孔在每一层的情况如下：Top层（正片）：任何情况下，焊盘在该层都有焊环（形状及尺寸由此焊盘制作时为该层指定的RegularPad决定）如果在top层敷铜，有两种情况：①当焊盘与敷铜属于同一网络时，焊盘通过正十字导线与周围敷铜相连（并不由制作焊盘时为top层指定的ThermalRelief决定焊盘与敷铜的连接形状），其中焊盘与周围敷铜间的间距由allegro间距规则设置中的Shape-Pin项决定（并不由制作焊盘时为top层指定的AntiPad决定）；②当焊盘与敷铜不属于同一网络时，焊盘会避让周围铜皮，挖出一个隔离同心圆（但敷铜操作类型必须选择动态敷铜DynamicCopper，如果选择静态敷铜焊盘将不会避让，即使不属于同一网络也与周围铜皮连接在一起），其中焊盘焊环与周围敷铜间的间距由allegro间距规则设置中的ShapeToPin项决定（并不由制作焊盘时为top层指定的AntiPad决定）。注：1、ShapeToPin间距设置。[Setup-Constrains-physiscalruleset中Setvalues]2、对于过孔，需要设置ShapeToVia项内层信号层（正片）：有两种情况：①如果该层有连接到焊盘的导线，则焊盘在该层具有焊环（形状及尺寸由制作焊盘时为该层指定的RegularPad参数项决定），用于导线与焊盘的电连接（因为是正片不用考虑AntiPad）；②如果该层没有连接到焊盘的导线则没有焊环，仅有焊盘的孔壁通过该层，即焊环的环宽为零（当该层没有任何电连接情况下，焊盘设计时即使为该层指定了Regul