升压降压电源电路工作原理

boost升压电路工作原理boost升压电路是一种开关直流升压电路，它可以是输出电压比输入电压高。基本电路图见图一：假定那个开关（三极管或者mos管）已经断开了很长时间，所有的元件都处于理想状态，电容电压等于输入电压。下面要分充电和放电两个部分来说明这个电路充电过程在充电过程中，开关闭合（三极管导通），等效电路如图二，开关（三极管）处用导线代替。这时，输入电压流过电感。二极管防止电容对地放电。由于输入是直流电，所以电感上的电流以一定的比率线性增加，这个比率跟电感大小有关。随着电感电流增加，电感里储存了一些能量。放电过程如图，这是当开关断开（三极管截止）时的等效电路。当开关断开（三极管截止）时，由于电感的电流保持特性，流经电感的电流不会马上变为0，而是缓慢的由充电完毕时的值变为0。而原来的电路已断开，于是电感只能通过新电路放电，即电感开始给电容充电，电容两端电压升高，此时电压已经高于输入电压了。升压完毕。说起来升压过程就是一个电感的能量传递过程。充电时，电感吸收能量，放电时电感放出能量。如果电容量足够大，那么在输出端就可以在放电过程中保持一个持续的电流。如果这个通断的过程不断重复，就可以在电容两端得到高于输入电压的电压。一些补充1AA电压低,反激升压电路制约功率和效率的瓶颈在开关管,整流管,及其他损耗(含电感上).1.电感不能用磁体太小的(无法存应有的能量),线径太细的(脉冲电流大,会有线损大).2整流管大都用肖特基,大家一样,无特色,在输出3.3V时,整流损耗约百分之十.3开关管,关键在这儿了,放大量要足够进饱和,导通压降一定要小,是成功的关键.总共才一伏,管子上耗多了就没电出来了,因些管压降应选最大电流时不超过0.2--0.3V,单只做不到就多只并联.......4最大电流有多大呢?我们简单点就算1A吧,其实是不止的.由于效率低会超过1.5A,这是平均值,半周供电时为3A,实际电流波形为0至6A.所以咱建议要用两只号称5A实际3A的管子并起来才能勉强对付.5现成的芯片都没有集成上述那么大电流的管子,所以咱建议用土电路就够对付洋电路了.以上是书本上没有直说的知识,但与书本知识可对照印证.开关管导通时，电源经由电感-开关管形成回路，电流在电感中转化为磁能贮存；开关管关断时，电感中的磁能转化为电能在电感端左负右正，此电压叠加在电源正端，经由二极管-负载形成回路，完成升压功能。既然如此，提高转换效率就要从三个方面着手：1.尽可能降低开关管导通时回路的阻抗，使电能尽可能多的转化为磁能；2.尽可能降低负载回路的阻抗，使磁能尽可能多的转化为电能，同时回路的损耗最低；3.尽可能降低控制电路的消耗，因为对于转换来说，控制电路的消耗某种意义上是浪费掉的，不能转化为负载上的能量。具体计算已知参数：输入电压：12V---Vi输出电压：18V---Vo输出电流：1A---Io输出纹波：36mV---Vpp工作频率：100KHz---f1：占空比稳定工作时，每个开关周期，导通期间电感电流的增加等于关断期间电感电流的减少，即Vi*don/(f*L)=(Vo+Vd-Vi)*(1-don)/(f*L),整理后有don=(Vo+Vd-Vi)/(Vo+Vd),参数带入，don=0.5722：电感量先求每个开关周期内电感初始电流等于输出电流时的对应电感的电感量其值为Vi*(1-don)/(f*2*Io)，参数带入，Lx=38.5uH,deltaI=Vi*don/(L*f)，参数带入，deltaI=1.1A当电感的电感量小于此值Lx时，输出纹波随电感量的增加变化较明显，当电感的电感量大于此值Lx时，输出纹波随电感量的增加几乎不再变小，由于增加电感量可以减小磁滞损耗，另外考虑输入波动等其他方面影响取L=60uH，deltaI=Vi*don/(L*f),参数带入，deltaI=0.72A，I1=Io/(1-don)-(1/2)*deltaI,I2=Io/(1-don)+(1/2)*deltaI，参数带入，I1=1.2A,I2=1.92A3：输出电容：此例中输出电容选择位陶瓷电容，故ESR可以忽略C=Io*don/(f*Vpp),参数带入，C=99.5uF，3个33uF/25V陶瓷电容并联4：磁环及线径：查找磁环手册选择对应峰值电流I2=1.92A时磁环不饱和的适合磁环Irms^2=(1/3)*(I1^2+I2^2-I1*I2)，参数带入，irms=1.6A按此电流有效值及工作频率选择线径其他参数：电感：L占空比：don初始电流：I1峰值电流：I2线圈电流：Irms输出电容：C电流的变化：deltaI整流管压降：Vd两种降压升压电路原理图2011年11月15日11:06来源：电子发烧友网作者：小兰我要评论(0)图显示两种降压升压电路，可在输入电压可能大于或小于输出电压的情形下使用。这些电路与前述两种降压拓扑有相同的折冲特点，与电流侦测电阻与门极驱动的位置有关。图2的降压升压拓扑，显示接地参考的闸极驱动。此拓扑需要位准移位电流侦测讯号，不过反向的升压降压拓扑则具有接地参考的电流侦测及位准移位闸极驱动。如果控制IC与负输出有关，且电流侦测电阻与LED进行交换，即可利用有效的方式配置反向升压降压拓扑。只要适当控制IC，即可直接测量输出电流，也可以直接驱动MOSFET。求DC-DC升降压电路原理及设计要点？DC-DC升压与降压电路简介DC/DC转换器电路的各种特性（效率、纹波、负载瞬态响应等）可根据外设元件的变更而变更，尽量在各种制约条件下，设计出最接近要求规格的DC/DC转换器电路。1、DC/DC转换的基本工作原理最基本的基本型DC/DC转换器电路为升压和降压电路。1）升压电路FET为ON时的电路图在FET为ON的时间里在L积蓄电流能。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。FET为OFF时的电路图在FET为OFF时，L要保持OFF前的电流值，相当于在输入回路增加了一个“电源”。由于线圈的左端被强制性固定于VIN，因此输出VOUT的电压要大于VIN，即升压电路原理。由此，FET的ON时间越长（FET的触发占空比D越大），L里积蓄的电流能越大，越能获得电源功率，于是升压就越高。但是，FET的ON时间太长的话，给输出侧供电的时间就极为短暂，FET为ON时的损失也就增大，变换效率变差。因此，通常要限制占空比的最大值，不超过适宜的占空比D。2）降压电路FET为ON时的电路图在FET为ON的时间里，L积蓄电流能的同时为输出供电。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。FET为OFF时的电路图在FET为OFF时，L要保持OFF前的电流值，使SBD为ON。此时，由于线圈的左端被强制性地降到0V以下，VOUT的电压下降，即降压电路原理。由此，FET的ON时间长L里积蓄的电流能越大，越能获得大功率电源，降压的幅度越小。降压时，由于FET为ON时也要给输出供电，所以不需要限制占空比的最大值。2、DC/DC转换电路的设计要点设计要点：(1)稳定工作(＝不会因异常振动等误动作、烧损、过电压而损坏)(2)效率大(3)输出纹波小(4)负载瞬态响应好这些设计指标可通过变更DC/DC转换器IC和外设元件得到某种程度的改善。3、开关频率的选择DC/DC转换器IC具备固有的开关频率，频率的不同会对各种特性产生影响。以XC9237A18C（1.2MHz）和XC9237A18D（3MHz）为例表明开关频率与效率的关系。测试电路图（降压型DC-DC），如下图所示。CIN：10μF，CL：10μF，L=4.7μH（NR3015T-4R7M），Topr=25℃XC9237A18C（振荡频率1.2MHz）开关频率与效率的关系，如下图所示：XC9237A18D（振荡频率3MHz）开关频率与效率的关系，如下图所示：效率最大的电流值不同是因为不同的开关频率适合的感应系数值也不同的缘故。对于结构相同的线圈，感应系数越大直流电阻越增加，重负载时的损失增加，由此，效率最大的电流值越是低频的越会向轻负载侧移动。相反，频率高则因FET的充放电次数增加和IC自身的静态消耗电流增大，3MHz产品比1.2MHz产品在轻负载时的效率大幅度变差。综合来看，可知1.2MHz产品的效率峰值大，效率最大的输出电流值峰值小。此外，PFM工作时，轻负载时的频率都进一步下降，效率明显得到改善。3、FET的选择RDS：Drain-sourceON-ResistanceRDS引起的损失：RDS可以看成是FET的漏源极间电阻成分，因而会发热而损失能量，负载越大其损失越是增大。因此，重负载时减少RDS引起的损失效果较好。CISS：InputCapacitanceCISS引起的损失：CISS可以看成是FET的栅源极间充放电时被丢弃的功率。驱动电压和开关频率越大损失就越大，由于重负载时和轻负载时损失值基本相同，所以会使轻负载时的效率大幅度变差。因此，轻负载时减少CISS引起的损失对提高效率的效果较好。虽然RDS和CISS都是越小损失也越小，但因RDS和CISS成反比关系，改善损失大的一方效果更好。一般电压额定值定为使用电压的1.5倍～2倍，RDS和CISS引起的损失较小。输入电流=输出(负载)电流×输出电压÷输入电压÷效率效率未知时，可姑且升压时采用70%、降压时采用80%来计算。测试实例：更换FET，测试效率，FET的参数规格如下表所示：XC9220C093的测试电路：测试的效率图：4、线圈的选择线圈引起的损失表现为线圈的绕线电阻RDC和铁氧体磁心产生的损失等。开关频率不同的话，最佳L值也不同。因为线圈的电流与FET的ON时间成正比，与L值成反比。对于2MHz左右的开关频率，可以认为线圈的大部分损失是RDC引起的损失，首先应选择RDC小的线圈。如果为了减小RDC而选择L值过小的线圈的话，在FET为ON的时间内电流值过大，FET、SBD、线圈产生的热损失变大，效率下降。而且，因电流增加，纹波也增大。相反，如果L值过大的话，RDC变大，不仅重负载时的效率变差，而且铁氧体磁心发生磁饱和，L值急速减少，这样就不能发挥出线圈的性能，陷入电流过大引起发热的危险状态。因而，为了在L值大的线圈流经大电流，形状上必须有一定程度的大小，以避免磁饱和。综上所述，相对于线圈的外形尺寸和效率两个方面，适当的L值已被限定，如下表所示：实例：XC9104D093（升压）电路只变更了L值后的效率和纹波。测试电路如下：实例：XC9220A093（降压）电路只变更了L值后的效率和纹波。测试电路如下：5、SBD的选择SBD的损失为正向热损失VF×IF和反向漏电流IR引起的热损失的合计值。因此，选择VF、IR都小的产品比较理想。但是，VF与IR成反比关系，一般要视负载电流而选用。VF在重负载时大，考虑到IR与负载无关为一定的值，所以轻负载时选择IR小的产品对提高效率的效果较好，重负载时选择VF小的产品效果较好。选择SBD的要点见下表：实例：比较两个SBD在轻重负载时的效率。与XBS203V17相比，XBS204S17的VF大IR小，轻负载时的效率好，重负载时的效率差。下表是详细参数：测试电路和效率曲线如下：6、CL的选择CL越大则纹波越小，但过分大的话，电容器的形状也大，成本提高。CL由所需的纹波大小而定。以10mV～40mV的纹波大小为目标，升压和降压CL值参考下表：升压：CL值为表中值乘以升压比降压：CL值为表中值乘以降压比纹波与ESR成正比，与电容值成反比。以下是测试电路和纹波与CL的关系图：注：铝电解电容时，没有并联的陶瓷电容的话，ESR过大难以获得输出电流。7、CIN的选择虽然不及CL对输出稳定性的影响大，但CIN也是电容值越大、ESR越小则输出稳定性越好，纹波也越小。大到某种程度，降低输出纹波的效果会变小，从防止对输入侧的电磁干扰EMI的意义上说，电容值应从CL的一半左右开始探讨较好。CIN不会因ESR太小而输出振荡，所以ESR越低越好。实例：CIN与纹波的关系，测试电路如下：CIN值变化的输入侧纹波，见下图：8、RFB1,和RFB2的选择使