安徽大学考研数字逻辑电路设计历年真题答案

2001年招收攻读硕士学位研究生入学考试试题答案一、函数化简（10分）已知：1(,,,)(0,1,2,5,6,8,10,15)FABCDm2(,,,)FABCDACDBCBDABACBC求：（1）1F和2F的最简与或表达式；（2）用卡诺图求12FFF的最简与或表达式。参考答案：（1）1FBDACDACDABCD2FCBAC（2）FABDABDABDACD二、根据各题要求，画出相应波形。（统考全做，单独命题考试任选两题）（15分）参考答案：三、下图所示各电路能否完成指定功能？若不能请在原电路基础上加以修正。（15分）此电路完成的是ABY四、分析题（统考全做，单独命题考试任选两题）（20分）（2）图（b）电路中，已知74138为3-8线译码器，74148为8-3线优先编码器，输入的321GGG为三位格雷码，试填写真值表，概述电路功能。根据电路图画出的真值表如下：根据电路图，我们可以看出电路的输出从最大减小到最小。（3）分析图（c）电路功能①在不考虑CR总清零情况下，两片74161的DCBAQQQQ端分别构成什么计数器？模为多少？画出状态转换图。②两片74161以及总清零控制电路共同构成的计数器模为多少？阐明理由。参考答案：这类题目在书中的第六章有类似的习题。在那里可以练习一下。①在不考虑总清零的情况下，Ⅰ、Ⅱ分别构成模10计数器，状态转换图省略。②在Ⅰ重新置数时，正好CT置1，Ⅱ开始计数。在Ⅰ完成一个循环，Ⅱ计数一次。当Ⅱ计数10次后，QA，QB为1。Ⅰ中QB为1时，此时计数4次。Ⅰ计数1001010，Ⅱ中计数10，Ⅰ在计数4次，CR为0，则清零。则共同构成的计数器的模为104。五、设计题（25分）（2）试用4位全加器设计一个将余3码转换成8421BCD码的电路。参考答案：将余3码转换成8421BCD码，需要在余3码的基础上加1101，即可转换为8421BCD码。因此，可采用4位全加器，8421BCD码作为一组数据输入端的输入，另一组数输入端接上恒定常数1101，输出03~FF即为8421码。电路如下：2002年招收攻读硕士学位研究生入学考试试题答案一、写出下列各电路的逻辑表达式（20分）参考答案：2全加器1iiiiCBAFiiiiiBACBAC1)(0BASiCBACSFiii13当A=0时，TG导通BBF03；当A=1时，TG截止BBF134CBACBACABF)(45DCBADCBADCBABCDAF5二、试用最少数量与非门实现下图电路功能，画出电路图。（10分）参考答案：最后化简的结果如下：CBY又因为用与非门表示，则CBCBY三、根据题意画出所要求的波形。（12分）参考答案：参考答案：四、完成下列各题（28分）1D形触发器和T型触发器各一块，在CP作用下用作数据存贮器。试用一片双4选1数据选择器（允许附加若干门电路）实现下述功能。AB00011011功能D、T触发器置“0”D触发器和T触发器数据交换取反保持参考答案：根据功能表画出真值表如下：AB11nnnnTDTD0000000011111111000011110000111100110011001100110101010101010101000001011100001100000011101001012试用若干片1284RAM扩展成2568RAM，画出电路（可加若干门电路）参考答案：看书的讲解电路图如下：需进行字各位扩展3设计一序列检测器，它有一个输入端X，当输入信号序列出现1101时，电路输出为1，否则为0。X：11101101001101Z：00001001000001试画出原状态转换图，并进行状态化简。参考答案：设0S为初态，即末接到一个1的状态1S为接收到一个1的状态2S为接收到一个1后又接收到一个1，即113S为接收到110的状态4S为接收到1101的状态我们可以画出状态转换图如下：0S1S2S3S4S1/01/01/01/00/00/00/00/00/01/1X/Z0S1S2S3S0/00/00/00/01/01/01/01/1五、逻辑设计（任选3题）（30分）1用JK触发器设计一个模为12的计数器（不允许用任何门电路）。参考答案：这个也是书中的题目，书中是考下降沿，这个是异步计数器，不会考了。模12计数器要求有12记忆状态，且逢十二进一。由此可以作出如下的状态转移图写出输出方程：CPQQnn11112312)0(QQQQnnn132313)(QQQQQnnnn3414)(QQQnnCPQQQQZ)(4321电路图如下：2用4位二进制同步计数器74161设计一个模为12的计数器（含全0状态）。74161功能表参考答案：此题是书的例题，P226例6-11根据要求，模12计数器计数要包含0000，因此置入控制信号由全0判别电路产生，当74161进入到00000123QQQQ时，0LD，其中Q3固定反馈接至并行数据输入端D3，Q2固定反馈接至并行数据输入端D2，在下一计数脉冲人作用下，置入0010。此后按二进制计数顺序计数，当计数器状态为0100时，0LD，又执行置操作，在计数脉冲作用下，置入0110，此后又按二进制计数。如此循环，在一个计数循环中，置入和计数操作轮流进行。则输入输出CRLDTCTPCTCP0D1D2D3D0Q1Q2Q3Q00000100d1d2d3d0d1d2d3d1111计数110触发器保持，co=0110保持电路转移表如下：3设计一运算电路，输入为A=10AA和B=10BB，输出为Y＝3A＋2B，亦为二进制数。（1）试用3－8线译码器实现之。（2）试用ROM实现之。参考答案：Y最大为15，则设0123YYYYY，列出真值表如下：我们可以得出如下关系式151413121110973YYYYYYYYYYYYYYYYYYYY15141181165322151411864311YYYYYYYYY1514131276540YYYYYYYYY（1）用3－8线译码器实现之（3）用ROM实现之PROM与固定，或可编程2003年招收攻读硕士学位研究生入学考试试题答案一、填空：（14分）1(15.625)10=(1111.101)2;2(10101100)2=(010010100101)w余3BCD码;注：(10101100)2=(172)10=(000101110010)8421=(010010100101)w余3BCD码310位DAC，REFV＝8V，其分辨率为10121；8位ADC，REFV＝10V，其分辨率为8121；注：分辨率＝121n；其中n为位数4已知(,,)FABCC，则有FM（0，2，4，6）；注：题目要求用最大项表示()()()()FABCABCABCABC(2,4,0,6)(0,2,4,6)MM5已知FABCDE，则F的反函数F()ABCDE；F的对偶函数F()ABCDE；二、化简函数：（每小题7分，共14分）11FABBCABABC；参考答案：1()FAABBCABCBBCABC()()BBBCABCBCABCBCABCABC22(,,,)(2,3,6,10,12,14)(0,5,7,9,11)FABCDmd。参考答案：我们可以有卡诺图得到2FCDACABD三、分析图1逻辑关系，写出相应的函数表达式。（10分）参考答案：从图（a）中，我们可以看出1D与2D只要有一个导通，则F高电压。只有1D与2D同时截止F＝0，实现与功能1FABCDEF图（b）2FABCBC四、设A、B、C分别为三个一位二进制数，试用双4选1数据选择器设计一个能完成ABC的电路。（20分）参考答案：设F为输出信号，J为借位信号。我们可以画出真值表如下：1Y2Y1A双四选一1E0A2E32101111DDDD32102222DDDDABFJ1C1五、试画出图2所示电路Q端输出波形，已知Q端的初始状态为0。（12分）参考答案：我们可以根据电路图六、设计一个“0110”的序列检测器，试画出它的状态转换图，并进行状态化简。（20分）参考答案：设0S为初始状态，即未收到0的状态；1S为接收到0的状态；2S为连续收到01的状态；3S为连续收到011的状态；4S为连续收到0110的状态；我们可以画出状态转换图如下：4S3S2S1S0S1/00/00/00/00/00/11/01/01/01/0相对应画出转移表如下：x＝1x＝1x＝0x＝00S1S2S3S4S4S0S0S1S1S1S1S2S2S3S0100000000由状态转换表，我们可以知道1S与4S等价，化简状态转换图如下：0S1S2S3S0/00/00/01/01/01/01/00/1NZ七、根据输入波形1v，试画出图3中555定时器1v和0v波形，标出主要波形参数，并指出电路名称（设12,TRCTRC）。（15分）参考答案：八、试分析图4所示的由4位二进制同步计数器CT54161构成电路的分频比，并画出状态转换图。（20分）参考答案：由图4可以看出1TPCTCTCR，所示电路图处于计数状态。当13QQ＝11时，置数。相应的我们可以画出状态转换图和状态转移表如下：故我们可以得到分频比为79九、（每小题5分，共10分）1具有10位地址码可同时取8位数据的RAM，其容量上多少？参考答案：2字容量＝位字对应地址码故容量为10288K＝2试用6264（8K8位）RAM扩展为32K8位RAM（允许加少量的电路），画出结构示意图。参考答案：进行字扩展4选107DD012AAA13A14十、试用74160十进制同步计数器和其它中规模电路设计一个序列信号发生器，产生序列为：11011010。（15分）参考答案：74160为十进制同步计数器，而产生的序列长度为8，则可用74160的输出端210QQQ进行数据选择，可与数据选择器组成所需要的电路。3210QQQQ　　　CP01234567890000000011001100110000001111000101010101则组成的电路如下所示：2004年招收攻读硕士学位研究生入学考试试题答案一、填空（共20分）1、（10111010.1000）余3BCD码＝（87.5）10；注：（10111010.1000）余3BCD码＝（10000111.0101）8421BCD＝（87.5）102、F（A，B，C）＝ABABBCBC的最小项和(,,)mFABC（0,1,3,4,6,7）；注：FABABBCBC＝（＋）＋（＋）ABC＝ABC+ABC+ABC+ABC+ABC(0,1,3,4,6,7)m＝3、对普通TTL门电路使用时应注意：输出端不能（直接并接）。对CMOS门电路使用时，多余输入端不能（悬空），以免拾取脉冲干扰；4、(,,,)FABCDABADBCD函数中，当输入信号在（B=D=0）、（A=C=D=0）和（A=1B=C=0）组合下可能发生冒险；注：①B=D=0FAA②A=C=D=0FBB③A=1B=C=0FDD5、可编程逻辑器件（PLD）是一种通用型器件，它们的逻辑功能是由（用户）来设定的。PAL器件基本结构是由可编程的（与）阵列、固定的（或）阵列及输出反馈单元构成。二、分析（共50分）1、试写出在清零脉冲作用后，012QQQ的状态转换图及F的输出序列。（15分）74194功能表DR1S0SCP功能0xxx100101110111清零保持右移左移并行置数D1D2D3MUXD4D5YD6D72A1A0ADR0Q1Q2Q3Q741941S0SSRD0D1D2D3DSLDcp01xxxxF参考答案：10SS为01对应右移功能。由于首先清零一下，则输