微型计算机原理3__王忠民著

西安邮电学院计算机系系统结构教研室2009.8教材及参考书《微型计算机原理》王忠民王钰王晓婕编著《微型计算机原理》学习与实验指导王钰王劲松刑高峰编著第3章80x86微处理器主要内容:80x86微处理器简介8086/8088微处理器8086/8088的存储器和I/O组织从80286到Pentium系列的技术发展3.180x86微处理器简介80x86微处理器是美国Intel公司生产的系列微处理器。从8086开始到目前已进入第五代微处理器：8086（8088）、80286、80386、80486和80586（Pentium、PentiumⅡⅣ）。其主要发展特点是：1.主频从8086的4.77MHz到80586的166MHz，PentiumⅡⅣ更高，可达3GHz。主频是指芯片所使用的主时钟频率，它直接影响计算机的运行速度。2.数据总线从8086的16位到80586的64位。数据总线是计算机中组成各部件间进行数据传送时的公共通道。其位数（宽度）表示CPU的字长，数据总线位数越多，数据交换的速度越快。3.地址总线从8086的20根到80586的32根。地址总线是在对存储器或I／O端口进行访问时，传送由CPU提供的要访问的存储单元或I/O端口的地址信息总线，其宽度决定了处理器能直接访问的主存容量大小。4.高速缓冲存储器Cache的使用，大大减少了CPU读取指令和操作数所需的时间，使CPU的执行速度显著提高。从80386以后增加了高速缓冲存储器Cache。微机系统增加了高速缓冲存储器后，使系统的存储器体系形成三级组织结构，即由高速缓冲存储器Cache、主存和外存组成。如图3.1所示。微处理器CPU内存储器（主存）外存储器（外存）高速缓冲存储器(Cache)图3.1存储器的三级结构80x86CPU在发展过程中，存储器的管理机制也发生了较大变化。8086/8088CPU：分段实方式80286CPU：分段实方式、保护方式（可提供虚拟存储管理和多任务管理机制）。8038680586CPU：分段实方式、保护方式、虚拟8086方式（可同时模拟多个8086处理器工作）。虚拟存储管理：为用户提供一个比实际主存空间大得多的程序地址空间，从而可使用户程序的大小不受主存空间的限制。多任务管理：可允许多个用户或一个用户的多个任务同时在机器上运行。3.28086/8088微处理器Intel8086是16位微处理器，有16条数据总线，可以处理8位或16位数据；有20条地址总线，可以直接寻址220＝1M个存储单元和64K个I／O端口。Intel8088是准16位处理器，其指令系统与8086完全兼容，CPU内部结构仍为16位，但外部数据总线是8位。这样设计的目的主要是与原有的8位外围接口芯片兼容。一、8086的结构8086微处理器为了充分使用总线以提高程序的执行速度被设计成为两个独立的功能部件：执行部件和总线接口部件。1.总线接口部件BIU(BusInterfaceUnit)总线接口部件由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成。BIU与外部总线连接为执行部件EU完成所有的总线操作，并计算形成20位的内存物理地址。总线接口单元(BIU)123456指令队列缓冲器(8位)内部寄存器IPESSSDSCS∑DB(16位)AB(20位)总线控制电路8086总线DB(16位)地址加法器总线接口部件BIU(BusInterfaceUnit)总线接口部件由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成。BIU与外部总线连接为执行部件EU完成所有的总线操作，并计算形成20位的内存物理地址。数据总线(16位)功能：负责完成CPU与存储器（内存或主存）或I/O设备之间的数据传送。任务：①取指令到指令队列缓冲器②从内存或外设端口读取数据③向内存或外设端口发送数据俗称完成“外勤”工作。AHALBHBLCHCLDHDL通用寄存器SPBPSIDI数据寄存器指针和变址寄存器ALU数据总线(16位)暂存寄存器EU控制电路AXBXCXDX标志寄存器执行单元(EU)ALU执行部件EU(ExecutionUnit)执行部件EU由通用寄存器、标志寄存器、运算器(ALU)和EU控制系统等组成。负责全部指令的执行。2)执行部件EU(ExecutionUnit)执行部件EU由通用寄存器、标志寄存器、运算器(ALU)和EU控制系统等组成。功能：EU负责全部指令的执行。任务：①向BIU提供数据和所需要访问的内存或I／O端口的地址，②对通用寄存器、标志寄存器和指令操作数进行管理。AHALBHBLCHCLDHDL通用寄存器SPBPSIDI数据寄存器指针和变址寄存器ALU数据总线(16位)暂存寄存器EU控制电路AXBXCXDX标志寄存器执行单元(EU)总线接口单元(BIU)123456指令队列缓冲器内部寄存器IPESSSDSCSALU∑DB(16位)AB(20位)总线控制电路8086总线DB(16位)地址加法器3.8088与8086的区别Intel8088微处理器内部采用16位结构，实质上与8088基本上是相同的，其内容的两个功能部件中EU与8086一样，而BIU略有区别：①8086的指令队列是6字节长，而8088的指令队列为4字节长；②8086是真正的16位机，与BIU相连的8086总线中数据总线是16位总线，而8088是准16位机，与BIU相连的8088总线中数据总线为8位总线。二、8086微处理器的引脚功能8086微处理器是Intel公司的第三代微处理器—16位微处理器，它采用40引脚的DIP(双列直插)封装。时钟频率有3种：5MHz(8086)、8MHz(8086-1)和10MHz(8086-2)。1.引脚功能说明8086的40条引脚信号按功能可分为4部分—地址总线、数据总线、控制总线以及其他(时钟与电源)。GND8086CPU12345678910111213141516171819202122232425262728293031323334353637383940AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(RDT1/)S(IOM2/)LOCK(WR)GT/RQ(HOLD0RDMX/MN7SBHE/A19/S6A18/S5A17/S4A16/S3AD15VCC(＋5V))GT/RQ(HLDA1GND8088CPU12345678910111213141516171819202122232425262728293031323334353637383940A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(R/DT1)S(M/IO2)LOCK(WR)GT/RQ(HOLD0RDMX/MN)HIGH/(SS0A19/S6A18/S5A17/S4A16/S3A15VCC(＋5V))GT/RQ(HLDA1⑴地址总线和数据总线（20条）AD15AD0为地址／数据总线，A19A16／S6S3为地址／状态总线。其中：数据总线用来在CPU与内存储器(或I／O设备)之间交换信息，为双向、三态信号；地址总线由CPU发出，用来确定CPU要访问的内存单元(或I／O端口)的地址信号，为输出、三态信号。⑵控制总线（16条）控制总线是传送控制信号的一组信号线，有些是输出线，用来传输CPU送到其他部件的控制命令(如读、写命令，中断响应等)；有的是输入线，由外部向CPU输入控制及请求信号(复位、中断请求等)。⑶其他信号（4条）①CLK：时钟信号(输入)。该信号为8086CPU提供基本的定时脉冲，其占空比为1∶3(高电平持续时间：重复周期＝1∶3)，以提供最佳的内部定时。②Vcc：电源(输入)，要求接上正电压(+5V±10％)。③GND：地线、两条接地线。2.8088的引脚与8086的区别⑴8088的地址／数据复用线为8条，即AD7AD0，而A15A8为单一的地址线。⑵8088中无BHE／ST信号，该引脚为SS0—状态信号线。⑶8088的存储器/输入输出控制线为IO/M，即该信号为高电平时是I／O端口访问，为低电平时是存储器访问，这与8086的M/IO线正好相反。3.最小方式与最大方式⑴最小方式下的基本配置当8086CPU的MN／MX引脚接+5V电源时，8086CPU工作于最小方式，用于构成小型的单处理机系统。在这种方式中，除8086CPU以及信息传送对象存储器和I／O接口电路外，还有三部分支持系统工作的器件：时钟发生器、地址锁存器和数据收发器。参考教材P45的介绍。8086CPUMX/MNCCALECLKREADYBHERESETA19/S6A16/S3AD15AD08284A时钟发生器VCC等待状态产生器地址锁存器8282(3片)数据收发器8286(2片)STBOE地址总线ABDENR/DT数据总线DBIO/MINTRINTARDWRHOLDHLDA控制总线CBRDY~~图3.88086最小方式系统结构V(＋5V)⑵最大方式下的基本配置当8086CPU的MN／MX引脚接地时，8086CPU工作于最大方式，用于构成多处理机和协处理机系统。同最小方式下8086系统配置相比较，最大方式系统增加了一片专用的总线控制芯片8288。参考教材P47的介绍。8086CPU＋5VCLKREADY0SRESETA19/S6A16/S3AD15AD08284A时钟发生器VCC等待状态产生器地址锁存器8282(3片)数据收发器8286(2片)OE地址总线AB数据总线DB控制总线CB1S2S8288总线控制器0S1S2SCLKCENAENINTAIOBMRDCMWTCAMWCIORCIOWCAIOWCSTBBHE1TOEMX/MNDENR/DTALE图3.98086最大方式系统结构三、8086微处理器的总线时序1.总线时序⑴指令周期每条指令的执行由取指令、译码和执行等操作组成，执行一条指令所需要的时间称为指令周期(InstructionCycle)，不同指令的指令周期是不等长的，一个指令周期由一个或若干个总线周期组成。⑵总线周期8086CPU与外部交换信息总是通过总线进行的。CPU的每一个这种信息输入、输出过程所需要的时间称为总线周期(BusCycle)，一般一个总线周期由四个时钟周期组成。⑶时钟周期时钟脉冲的重复周期称为时钟周期(ClockCycle)。时钟周期是CPU的时间基准，由计算机的主频决定。如8086的主频为5MHz，1个时钟周期就是200ns。2.几种基本时序地址输出地址/数据缓冲数据输入地址输出地址输出地址/数据数据输出地址输出T1T2T3T4T1T2总线周期总线周期CLK(a)T1T2T3T4T1T1T1T1T1T2T3总线周期空闲状态总线周期(b)T1T2T3T4T1CLK(c)READYTWT4⑴总线读操作时序当8086CPU进行存储器或I/O端口读操作时，总线进入读周期。基本的读周期由4个时钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间从总线上接收数据。当所选中的存储器和外设的存取速度较慢时，则在T3和T4之间将插入1个或几个等待周期TW。图3.3是8086最小方式下的总线读操作时序图。下面对图中表示的读操作时序进行说明。AD15～AD0A19/S6～A16/S3ALEM/IOCLKRDDT/RDENBHE/S7高为读内存低为读I／O地址状态输出地址输出数据输入T1T2T3T4TW①②②③④⑤⑥⑦⑧⑨⑩BHE输出图3.38086读周期的时序⑵总线写操作时序总线写操作就是指CPU向存储器或I／O端口写入数据。图3.4是8086在最小模式下的总线写操作时序图。总线写操作时序与总线读操作时序基本相同，但也存在以下不同之处：AD15～AD0A19/S6～A16/S3ALEM