张南电工学第11章改版

第11章数字电路11-1概述11-2逻辑门电路11-3触发器11-4计数器11-5编码器和译码器第11章数字电路11-6数字显示电路11-7寄存器*11-8555集成定时器*11-9模数(A/D)与数模(D/A)转换器11-1概述数字电路的特点：(1)元件简单、两种状态。(2)体积小、功耗低。(3)抗干扰、精度高。(4)数字信息可以储存。图11-1计程车计价器工作框图11-2逻辑门电路图11-2逻辑电路示意图一、与逻辑和与门电路1、与逻辑图11-3与逻辑电路(1)规律：一个事件的几个条件都满足后，该事件才发生。(2)真值表：表11-1(3)表达式：L=A·B11-1概述表11-1与逻辑状态表输入输出ABL00001010011111-2逻辑门电路2、二极管与门电路(1)二极管与门电路图11-4二极管与门电路及与门图形符号①若UA=UB=0，则D1和D2都导通，UL=0.7V。②若UA=0，UB=5V，则D1导通，D2截止，UL=0.7V③若UA=5V，UB=0，则D1截止，D2导通，UL=0.7V④若UA=UB=5V，则D1和D2都截止，UL=5V11-2逻辑门电路(2)与门图形符号(3)正逻辑：高电平作为1，低电平作为0。(4)负逻辑：高电平作为0，低电平作为1。11-2逻辑门电路二、或逻辑和或门电路1、或逻辑图11-5或逻辑电路(1)规律：当一个事件发生的几个条件中，只要有一个条件得到满足，该事件就会发生。(2)真值表：表11-311-2逻辑门电路输入输出ABL000011101111表11-311-2逻辑门电路(3)表达式：L=A+B2、二极管或门电路(1)二极管或门电路图11-6二极管或门电路及或门图形符号①或UA=UB=0，则D1和D2都截止，UL=0。②若UA=0，UB=5V，则D1截止，D2导通，UL=4.3V。③若UA=5V，UB=0，则D1导通，D2截止，UL=4.3V。④若UA=UR=5V，则D1和D2都导通，UL=4.3V。(2)或门图形符号三、非逻辑和非门电路1、非逻辑图11-7非逻辑电路L=A-11-2逻辑门电路2、晶体管非门电路(1)晶体管非门电路图11-8双极晶体管非门电路及非门的图形符号①当输入A为0时，三极管截止，输出L为1。②当输入A为1时，三极管饱和，输出L为0。(2)非门的图形符号11-2逻辑门电路(3)非门状态表输入输出0110表11-5非逻辑状态表11-2逻辑门电路四、复合逻辑门电路1、与非门(1)符号图11-9与非门图形符号—(2)表达式：L=AB11-2逻辑门电路(3)真值表：表11-6与非门逻辑状态表ABL00101110111011-2逻辑门电路11-2逻辑门电路2、或非门(1)符号图11-10或非门图形符号(2)表达式：L=A+B(3)真值表：表11-711-2逻辑门电路ABL001010100110表11-7或非门逻辑状态表11-2逻辑门电路3、TTL与非门电路图11-11TTL与非门(1)当A和B均为高电平时，T1截止，T2和T5饱和，T3导通，T4截止，输出L为低电平。(2)当A和B中有一个为低电平时，T1饱和，T2和T5截止，T3和T4导通，输出L为高电平。课外作业第11章习题P30811-111-3触发器一、基本RS触发器图11-12基本RS触发器及图形符号1、组成两个与非门交叉连接2、原理(2)R=0，S=1，Q=0。(3)R=1，S=0，Q=1(1)R=0，S=0，Q不定。(4)R=1，S=1，Q不变。--------11-3触发器3、真值表输入输出0110100100不定11不变RSQQ4、图形符号表11-8基本RS触发器状态表11-3触发器[例11-1]在数字电路中，按键是一种常见部件，在作一次按键动作时，机械触点常伴有抖动现象，如图(a)所示。为避免这种情况，可采用消除波形抖动电路。抖动按键时放键时Qt1t2（a）11-3触发器+5V&&QQ---ABRSRR在图(b)中，未按下按键时,输入R=0，S=1，输出Q=0，Q=1，触发器置0。当t=t1时按下按键S，使S=0，R=1，触发器翻转，Q=1，Q=0，触发器置1。(b)-------11-3触发器此时若有抖动，S的高低电平有瞬间跳动，但是触发器仍然保持1态。只要按键不返回到R=0的状态,不论S的状态如何，输出Q始终为高电平。同样原理,当t=t2时按键返回，即使机械触点有抖动现象，也会使输出端Q=0保持不变。输出Q的波形中不再出现抖动现象，如图11-13(a)所示。---11-3触发器二、同步RS触发器图11-15同步RS触发器1、时钟脉冲CP图11-14时钟脉冲信号(1)前沿(2)后沿2、组成四个与非门连接11-3触发器3、原理(1)R=0，S=0，Qn+1=Qn(2)R=0，S=1，Qn+1=1。(3)R=1，S=0，Qn+1=0。(4)R=1，S=1，Qn+1不定。11-3触发器4、真值表输入输出RSQn+100Qn01110011不定表11-9同步RS触发器状态表5、图形符号11-3触发器[例11-2]已知同步RS触发器的CP波形和R、S输入信号的波形如图所示。求触发器的状态波形。不定1234GPSRQ图11-16例11-211-3触发器[解]触发器的状态波形就是输出Q的电压波形。设触发器的初始状态为Q=0，Q=1。在图11-16中，当第一个时钟出现时，S=0，R=0，C、D门输出均为1，触发器状态保持不变。在第二个脉冲到来前S由0变1，但CP=0，C、D门被封锁，触发器状态依然不变，当第二个脉冲到来后，C、D门才开启，此时S=1，R=0，C门输出为1，D门输出为0，触发器翻转变为Q=1，Q=0。当第三个脉冲到来时，S=0，R=1，--11-3触发器C门输出由1变0，D门输出由0变1，触发器翻转，变为Q=0，Q=1。在第四个脉冲到来时，S=R=1，C、D门输出均为0，A、B门输出均为1，时钟脉冲结束后，触发器的状态将取决于C、D门的关闭先后与A、B门的导通先后，因此触发器的状态可能为0,也可能为1。所以使用时是不允许的。Q的电压波形见图11-16。-11-3触发器三、JK触发器图11-17JK触发器及图形符号1、组成(1)两个同步RS触发器串联(2)两根反馈线①R1=K·Q②S1=J·Q-11-3触发器(3)CP反相使主、从触发器不能同时工作①上升沿主触发器动作。②下降沿从触发器动作。11-3触发器2、原理(1)J=0，K=0，Qn+1=Qn。(2)J=0，K=1，Qn+1=0。(3)J=1，K=0，Qn+1=1。(4)J=1，K=1，Qn+1=Qn。-11-3触发器3、真值表JKQn+100Qn01010111Qn表11-10JK触发器的状态表11-3触发器4、图形符号(1)主从型JK触发器：后沿触发(2)维持一阻塞型JK触发器：前沿触发11-3触发器四、D触发器图11-18触发器及图形符号1、组成J经非门后与K相连2、原理(1)D=0(J=0,K=1),Qn+1=0(2)D=0(J=1,K=0),Qn+1=111-3触发器3、真值表：DQn+10011表11-11D触发器状态表11-3触发器4、图形符号5、抢先判别电路图11-19抢先电路(1)复位端RD=0时，Q1=Q2=Q3=Q4=0，发光二极管不亮。CP可通过C门进入C端。(2)若S1按下，Q1=1，D1发光管亮。C门被封锁,各触发器的状态不会改变。-课外作业第11章习题P31011-8P31111-1011-4计数器一、数制1、十进制(1)基数：10(2)权值：①高位的权是相邻低位权的10倍。②小数的权值为负值。11-4计数器2、二进制(1)基数：2(2)权值：高位权是相邻低位权的2倍。(3)n位二进制数转换成十进制数N：N=bn-1×2n-1+bn-2×2n-2+……+b1×21+bo×2011-4计数器二、二进制加法计数器图11-21四位二进制加法计数器1、组成：(1)JK触发器前级的Q端输出与后级的C端相接。(2)1个触发器可计1位二进制数，4位二进制就要4个触发器相联。(3)各个触发器的翻转和进位不是同时进行的。11-4计数器2、原理(1)在第一个计数脉冲下降沿出现时，Q0→1，计数器状态为Q3Q2Q1Q0=0001。(2)在第二个计数脉冲下降沿出现时，Q0→0，Q1→1，计数器状态为Q3Q2Q1Q0=0010。(3)在第三个计数脉冲下降沿出现时，Q0→1，计数器状态为Q3Q2Q1Q0=0011。11-4计数器(4)在第十五个计数脉冲出现后，计数器状态为Q3Q2Q1Q0=1111。(5)在第十六个计数脉冲，计数器状态为Q3Q2Q1Q0=0000，同时在Q3产生进位输出CO。3、真值表：11-4计数器表11-12加法计数器状态表CQ3Q2Q1Q000000100012001130011401005010111-4计数器表11-12加法计数器状态表CQ3Q2Q1Q06011070111810009100110101011-4计数器表11-12加法计数器状态表CQ3Q2Q1Q011101112110013110114111015111111-4计数器4、波形图：图11-225、结论(1)Q0=1表示输入一个脉冲。Q1=1表示输入两个脉冲。Q2=1表示输入四个脉冲。Q3=1表示输入八个脉冲。(2)用n个触发器构成的加法计数器有(2n-1)容量。11-4计数器(3)分频器①cp0f21fcp01f41f21fcp12f81f21fcp23f161f21f②③④11-4计数器三、二进制减法计数器图11-22四位二进制加法计数器波形图1、组成(1)触法器的Q端为输出端。(2)触发器的Q端与高一位触发器C端相连。-11-4计数器2、原理(1)在第一个计数脉冲下降沿出现时，Q0→1，计数器状态为1111。(2)在第二个计数脉冲下降沿出现时，Q0→0，计数器状态为1110。(3)在第十六个计数脉冲下降沿出现时，计数器存数全部减完，状态为0000。3、真值表：11-4计数器表11-13减法计数器状态表CQ3Q2Q1Q001111111102110131100410115101011-4计数器表11-13减法计数器状态表CQ3Q2Q1Q06100171000801119011010010111-4计数器表11-13减法计数器状态表CQ3Q2Q1Q011010012001113001014000115000011-4计数器四、任意进制计数器图11-24任意进制计数器1、反馈复零法当计数器计数至N时，反馈与非门的输入端全部为1，使计数器回到起始状态。11-4计数器2、十进制加法计数器图11-25十进制加法计数器Q1和Q3接到反馈与非门的输入端，在第十个计数脉冲下降沿出现时，Q3Q2Q1Q0=1010。经与非门反馈至各触发器强迫清零回到起始状态。Q3Q2Q1Q0=0000。11-4计数器3、记忆单元图11-26记忆单元(1)组成：基本RS触发器加在清零端之前。(2)原理:在R(P1)=S=1时输出保持原来状态P2=0不变(记忆)，直到第十一个CP到来时S=0才使P2-1。---课外作业第11章习题P31111-1311-5编码器和译码器一、编码器图11-28编码器示意图用二进制码来表示数字或字符的电路。1、十进制0～9编成的8421码状态表：表11-1411-5编码器和译码器输入输出S9S8S7S6S5S4S3S2S1S0D3D2D1D00000000001000000000000100001000000010000100000001000001100000100000100表11-14十进制的8421码状态表11-5编码器和译码器输入输出S9S8S7S6S5S4S3S2S1S0D3D2D1D00000100000010100010000000110001000000001110100000000100010000000001001表11-14十进制的8421码状态表11-5编码器和译码器2、用四位二进制数表示十进制数的逻