QuartusII讲义2_顶层文件设计与波形仿真

一、顶层原理图文件的设计。（60分钟）（一）继续流水灯的实验，将已经编译通过的clk.v和led.v文件生成为模块，在原理图中引用这些模块。并添加输入输出管脚，生成一个完整地zled.bdf文件。1、新建一个项目名为zled。（自己完成）2、向新建的项目中添加文件：选择文件：3、打开文件：4、对当前打开的文件创建模块单元操作：创建完成：5、使用同样的方法，添加led.v并创建模块。6、新建一个顶层原理图文件：7、在空白处双击左键，进入模块选择窗口：在对话框中，选择project子目录下的clk，单击ok将其放置在空白处。8、同样方法，将led模块加入到文件中。9、添加输入输出管脚。同样是双击空白处，在name对话框中输入input，所见如下：单击ok将其放置在原理图文件中。使用同样方法，输入output将输出管脚也引入。10，用来连接input和clk0、clk1和clk，用来连接litht[7..0]和output。11、改变输入输出的名称，双击pinname，将弹出的对话框中的pinname改为clk0，在确定。同样的方法，改变output为light[7..0]。12、保存顶层文件为zled.bdf。至此我们就完成了整个顶层原理图的输入和连接工作。如果要更改任意一个模块的程序，只需双击该模块，就进入了他的文本编辑窗口，可以直接进行修改，改完后保存变异即可接收更改信息。接着进行仿真和下载。（二）编译项目在一个项目中，编译器只对顶层文件进行编译的，本项目中顶层文件是zled.bdf。单击直接进行编译即可。（三）仿真（仿真前，请将clk.v中if(count==24999999）改为if(count==1）和编译一样，项目中的仿真只是对整个项目进行仿真，下面将详细介绍方针过程。1、首先建立一个波形文件，在file/new菜单中选择vectorwaveformfile，如下所示：2、单击ok后，就进入了波形仿真窗口3、在管脚区域（红方框内）单击右键。在弹出的菜单中选择4、在弹出的对话框中单击按钮，进入nodefinder对话框。5、在下图中，选择filter下拉框中的pinunassigned(如果已经绑定了管脚则选择pinassigned)，然后单击list则会出现蓝线框中的管脚。6、单击向右的图标，即可将管脚加入到栏中。7、在insertnodeorbus对话框中单击ok即可将所有的管脚添加到波形仿真文件中。8、添加引脚之后的波形文件如下所示：9、编辑输入文件。添加引脚之后，再编辑输入引脚，就可以利用simulationtool来方针得到我们的输出波形。以确认输出是否正确。10、编辑如入信号的方法是，用左键拖动选择编辑的需要波形位置。11、在选中区域后，就可以编辑选中的位置。他的工具栏将由灰色变为黑色，如下所示，变为12、上图所示的是几个常用的赋值工具。13、另一种选择波形的方法是直接单击管脚，如下图红线所示：14、利用13种的操作，选中信号clk0。在上图的红线位置单击，即可选中clk0信号。15、单击图标，弹出对话框如下（“设为时钟”给clk0赋值为一个周期信号，周期可以直接使用10ns。）图中红框为周期、绿框为相位、篮筐为占空比。本例中所有值均使用图上的数字即可。16、完成后单击ok。即可看到clk0的时钟波形。17、本例中只有一个输入信号clk0，设置完成后，保存文件为zled.vwf就可以。18、保存后，单击按钮开始波形仿真。仿真波形为：