数字下变频仿真实例

数字下变频仿真实例数字下变频仿真实例A设中频信号频率范围为：67.5MHz~72.5MHz，ADC采样率为80MSPS。在设计DDC的滤波器时，按照6MHz带宽设计（工程上通常将接收机的带宽设计的大于实际信号带宽，此处设计为1.2倍）。经过混频、CIC滤波器2倍抽取、FIR滤波器1的4倍抽取、FIR滤波器2的1倍抽取后，采样率变为10MSPS，其仿真结果如图3~7所示。sfuls2f2ffNN1≤≤−umaxf1NfixNB⎛⎞≤≤=⎜⎟⎝⎠，0102030405060708090-80-70-60-50-40-30-20-100MHz输入ISL5416信号的频谱输入DDC的实信号频谱01020304050607080-120-100-80-60-40-200MHzddc后信号频谱混频后零中频信号频谱1020304050607080-80-70-60-50-40-30-20-100MhzCIC频响CIC滤波器频响0510152025303540-80-70-60-50-40-30-20-100MHzCIC后的信号频谱，抽取因子为2经过CIC2倍抽取后信号频谱05101520253035-120-100-80-60-40-200MhzFIR滤波器频响FIR1滤波器频率响应0123456789-110-100-90-80-70-60-50-40-30-20-100MHz32阶FIR滤波器后信号频谱,抽取因子为4经过32阶FIR滤波器4倍抽取后信号频谱0123456789-120-100-80-60-40-200MhzFIR滤波器频响FIR2滤波器频响0123456789-110-100-90-80-70-60-50-40-30-20-100MHz64阶FIR滤波器后信号频谱,抽取因子为1经过64阶FIR滤波器信号频谱数字下变频仿真实例Bz设输入中频信号频率范围为：25M~35MHz，ADC采样率为40MSPS，经过混频、CIC滤波器2倍抽取、FIR滤波器的2倍抽取，采样率变为10MSPS，其仿真结果如下图所示。051015202530354045-80-70-60-50-40-30-20-100MHz输入ISL5416信号的频谱输入DDC的实信号频谱0510152025303540-90-80-70-60-50-40-30-20-100MHzddc后信号频谱混频后零中频信号频谱02468101214161820-120-100-80-60-40-200MHzCIC后的信号频谱，抽取因子为2经过CIC的2倍抽取后信号频谱012345678910-100-90-80-70-60-50-40-30-20-100MHz60阶FIR滤波器后信号频谱,抽取因子为2经过60阶FIR滤波器2倍抽取后信号频谱数字下变频的实现z由于数字下变频是一种运算密集的算法，在实现中大多采用专用ASIC芯片或者FPGA实现，很少采用通用的DSP芯片完成。众多的厂商推出了多种高性能的DDC专用芯片。尽管如此，数字下变频的运算速度与模拟下变频相比还有较大差距，运算速度的限制最终限制了中频带通中ADC的最高采样率。数字变频器性能z影响数字变频器性能的因素有两个：z一是表示数字本振、输入信号以及混频乘法运算的样本数值的有限字长所引起的误差；z二是数字本振相位分辨率不够大而引起的数字本振样本数值的近似取值。z数字下变频器由数字混频器、数字控制振荡器（NCO）和低通滤波器三部分组成，如下图所示。滤波抽取ADC滤波抽取基带信号输出NCOcos(ωcn)sin(ωcn)IQDDC数字下变频结构方框图ISL5416介绍zISL5416是INTERSIL公司生产的可编程四通道数字下变频器(PDDC),它的基本功能是从输入的宽带信号中提取窄带信号,并将其下变频为数字基带信号,以便后续DSP处理。zISL5416的主要特点如下:z输入速率高达95MSPSz集成了4路独立可编程的下变频器;z4路并行的16位数据输入,输入格式可以定点的,也可以是浮点的;（ADC输出14bit，可以进行硬线的位扩展）z32bit可编程的数控本振,无失真动态范围大于110dB;zFIR滤波器的带外衰减可达110dB;z抽取因子从1～4096;（降采样率倍数）z滤波器模块包括1～5级CIC滤波器、半带抽取滤波器、可编程FIR滤波器和重采样FIR滤波器;zFIR滤波器类型包括：对称抽取滤波器，非对称抽取滤波器，复数滤波器z4路16-bit并行接口输出、16-bitμP口输出或串行输出，其输出具有灵活的多路复用方式z输出包括I、Q输出和AGC输出。z输出时钟为输入时钟的1~16倍分频ISL5416的结构框图数字下变频系统设计z通过以上的结构框图，我们可以把ISL5416根据其功能和数据流分成两个部分：z①数字下变频.z②抽取滤波和成形滤波。z对下变频器件ISL5416中滤波器的设计，即各种滤波器参数的选取和设置，成为整个数字接收系统设计的关键之一。ISL5416和FPGA的接口RST和SYNC等控制信号channelA:D输出并口JTAG（不接出来）FPGAuP口/DOUT/CLKO/ISL5416由于ISL5416的输出形式灵活，包括4通道并口、uP口和串口三种方式，而4路输出并口又具有通道复用的模式，所以设计其与FPGA的硬件接口时做如下考虑：将多种输出接口都连接到FPGA上，而通过FPGA设计的灵活性，在硬件搭建完成后可以灵活选择输出方式而不失通用性和灵活性。FPGA通过uP口配置ISL5416，而DDC采用4通道并口的模式并行输出数据。