3、-组合逻辑电路答案

 3、组合逻辑电路题1：如下图所示电路中，A3、A2、A1、A0为输入信号，C为控制信号。当C＝0或C＝1时，分别执行不同的功能，试写出电路真值表、输出逻辑函数表达式，并说明其功能。电路中A3和Y3为高位。=1=1=1A3A2A1A0Y0Y1Y2Y3解由图示电路，Y3、Y2、Y1、Y0的逻辑函数式为：Y3=A3Y2=32AA⊕1122122()YACACYACACY=⊕=⊕+0011011()YACACYACACY=⊕=⊕+当C＝1时，有Y3=A3，Y2=32AA⊕，121YAA=⊕，010YAA=⊕，此表达式为二进制码转换为格雷码的表示式。当C＝0时，有Y3=A3，Y2=32AA⊕，1321YAAA=⊕⊕，03210YAAAA=⊕⊕⊕进一步给出电路真值表如表3-1所示。 A3A2A1A0Y3Y2Y1Y0Y3Y2Y1Y0表3-1因此，当C＝1时，电路完成将输入二进制码转换为格雷码的功能；当C＝0时，对照真值表可知，电路实现格雷码到二进制码的转换。如：若输入码为1100，输出为1000，1100作为格雷码查C＝1表知，对应的二进制码为1000。题2：如下图所示电路为四位超前进位全加器的应用电路，输入为A3A2A1A0，输出为B4B3B2B1B0，试分析电路，列真值表，说明电路实现的逻辑功能。1&&A3A2A1A0B4B3B2B1B0CI∑B3B2B1B0CT74LS283A3A2A1A0S3S2S1S0CO解设与或非门的输出逻辑函数为Y，由图可知Y的逻辑函数表达式为：32103231(,,,)(10,11,12,13,14,15)YAAAAAAAAm=+=∑因此，送入全加器参与加法运算的两个数分别是0A3A2A1和由与或非门决定的00YY。由函数Y的逻辑表达式可知，当输入A3A2A1A0≤1001时，Y＝0，电路的输出B4B3B2B1B0＝0A3A2A1A0；当输入A3A2A1A01001时，Y＝1，输出B4B3B2B1＝0A3A2A1+0011。由此列电路真值表如表3-2所示。 表3-20B4A0A1A2A3B3B2B1B000000000000000000011111111101111111111100000011110011011000111101010101010101010000000000000000000011110011001100010100101000001001111100100010由真值表可知，电路完成将四位二进制码转换为8421BCD码的功能。题3：试用4位全加器74LS283实现5421BCD码转换成8421BCD码的功能（写出设计过程，给出逻辑图）。解：设输入5421BCD码为A3A2A1A0，输出8421BCD码为Y3Y2Y1Y0。代码转换电路的真值表如表3-3所示。A310001000101100011111A2A1A0Y3Y2Y1Y00000000000000000000010001001111111111111000000000000000111110001111000011110A3A2FA1A011111表3-3图3-3(a)由表3-3可以看出，当输入小于5，即在0000～0100时，Y3Y2Y1Y0＝A3A2A1A0；当输入大于等于5，即1000～1100时，输入、输出满足如下关系：Y3Y2Y1Y0＝A3A2A1A0－0011－0011可用加其补码1101实现。设函数F表示1000～1100，即：(8,9,10,11,12)(5,6,7,13,14,15)Fmd=+∑∑画F的卡诺图，如图3-3（a）所示，化简得：F＝A3F＝0时，使加数为0000；F＝1时，使加数为1101，相加和的进位输出舍弃。 实现5421BCD码转换为8421BCD码的逻辑电路图如图3-3(b)所示。CICO∑B3B2B1B0CT74LS283A3A2A1A0S3S2S1S0A3A2A1A0Y3Y2Y1Y0舍弃图3-3（b）题4：试用3/8译码器74LS138和与非门设计如下多输出逻辑函数的电路：⎩⎨⎧++==BCCBACBAYACY21解由于译码器的功能是将输入代码的最小项以低电平的形式输出，因此，首先写出逻辑函数Y1、Y2的最小项之和形式：15721347(5,7)(1,3,4,7)YmYYYmYYYY⎧==⎪⎨==⎪⎩∑∑只要将输入变量A、B、C按高低位分别加到译码器的地址输入端，用与非门就可实现逻辑函数Y1、Y2，电路如图3-4所示图3-4题5：将题4中的与非门换成与门，重做题4解：首先写出逻辑函数Y1、Y2的最大项之积形式：101234620256(5,7)(0,1,2,3,4,6)(1,3,4,7)(0,2,5,6)YmmYYYYYYYmmYYYY⎧===⎪⎨===⎪⎩∑∑∑∑只要将输入变量A、B、C按高低位分别加到译码器的地址输入端，用与门就可 实现逻辑函数Y1、Y2，电路如图3-5所示。图3-5题6：试用3/8译码器74LS138及必要的门电路设计两个一位二进制数全减的电路。解：设iM为被减数、iN为减数、1iB−为来自低位的借位，iD为差数、iB为向高位的借位，则可列出一位全减器的真值表。由真值表得到iD和iB的逻辑式，并化成由译码器输出07~YY表示的形式，于是得到1111iiiiiiiiiiiiiDMNBMNBMNBMNB−−−−=+++1247YYYY=1111iiiiiiiiiiiiiBMNBMNBMNBMNB−−−−=+++1237YYYY=表3-6一位全减器的真值表iMiN1iB−iDiB0000000111010110110110010101001100011111 根据上面得到iD和iB的逻辑式，即可得到全减器电路。图3-6题7：试用3/8译码器74LS138及必要的门电路完成将5421BCD码转换为8421BCD码。解：由真值表可写出输出逻辑函数表达式为：3210(11,12)(4,8,9,10)(2,3,9,10)(1,3,8,10,12)YmYmYmYm⎧=⎪=⎪⎨=⎪⎪=⎩∑∑∑∑将两片3/8译码器扩展成4/16译码器，输出门用与非门就可以实现Y3～Y0四变量逻辑函数。电路如图3-7所示。&STASTBSTC421CT74LS13810234567&STASTBSTC421CT74LS138102345671A3A2A1A0&&&&Y3Y2Y0Y1图3-7题8：试用3片双4选1数据选择器74LS153扩展成16选1数据选择器。 图3-8题9：试用2片双4选1数据选择器74LS153和1片3/8译码器74LS138扩展成16选1的数据选择器。解：首先用32AA的四个代码（00、01、10、11）从四个4选1数据选择器中选出一个，再用10AA的四个代码从选中的这个4选1数据选择器的四个数据中选出一个，经过输出端的或门输出至Z。为此，需要用74LS138将32AA的00、01、10、11四个代码译成0Y、1Y、2Y、3Y的四个输出低电平信号，分别接到四个4选1数据选择器的选通控制端（S）上。电路如图所示。2A3AZ0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15D 题10：试用8选1数据选择器74LS151实现函数：DCBBCCDBADCAF+++=1∑=)31,30,28,26,24,23,21,20,19,17,14,13,10,8,7,4,3,2,1(2mF解:F1的最小项表达式为：∑=+++=)15,14,13,12,9,7,6,4,3(1mDCBBCCDBADCAF用8选1数据选择器实现，要将原卡诺图降维至3变量降维图。以D作为记图变量得降维图（b），将图（b）与图（c）对比。当以ABC作为8选1数据选择器的地址端，即ABC＝A2A1A0时，8选1数据选择器数据输入端为：050DD==，3671DDD===，124DDDD===用8选1数据选择器设计的电路为图（d）所示。⇒01234567}G07YA2CT74LS151A1A0SACB1FD图（d）解：∑=)31,30,28,26,24,23,21,20,19,17,14,13,10,8,7,4,3,2,1(2mF用降维图法完成。作出函数F的卡诺图和降维卡诺图，如下图所示。F是5变量的逻辑函数，卡诺图可分解为E＝0和E＝1两个卡诺图。 0001111000011110ABCDF01100111101110014变量降维图0001111000011110ABCDF1001100101101110E=0E=10001111000011110ABCDFEEE1E11EE⇒+EEEEEEE0001111001ABCFDED+DEED+E⇒⊕EEEED+将3变量降维卡诺图与8选1数据选择器的卡诺图比较，得：0DDEDDEDE=+=+=1DDEDEDE=+=2DE=3DDEDEDE=+=⊕4DE=5DDEDDEDE=+=+=6DE=7DDDEDEDE=+=+=用逻辑门和8选1数据选择器，构成的逻辑电路如下图所示：&01234567}G07YA2CT74LS151A1A0SABC=1=1&&1D1EF题11：用八选一数据选择器接成的多功能组合逻辑电路如下图所示。G1、G0为功能选择输入信号，X、Z为输入逻辑变量，Y为输出信号。试分析该电路在不同的选择信号下，可获得哪几种逻辑功能。101234567}G07Y0121ENG1G0XZCT74LS151解：图中G1、G0、X作为地址信号，Z作为传递变量作用于八选一数据 选择器，根据题意及八选一数据选择器的逻辑功能，在选择输入信号G1G0的不同取值组合下，输出函数Y与X、Z的函数关系如下表所示。因此，电路可获得与、或、异或和同或4种逻辑功能。G1G0Y000011111XZX+iXZXZ+0XXZ+iXZXZ+功能XZ+XZiXZ⊕XZ题12：试用4位数值比较器和4位全加器构成4位二进制数转换成8421BCD码的转换电路。解：若4位二进制数A3A2A1A0≤1001时，直接输出，若A3A2A1A01001时，则需加6修正.所以利用数值比较器进行比较，利用全加器构成修正电路，则可组成4位二进制数转换成8421BCD码的转换电路。题13：试用两片4位数值比较器74LS85和必要的门电路实现三个4位二进制数A、B、C的比较电路，并能判别（1）A、B、C三个数是否相等；（2）若不等，A数是否最大或最小。解：要实现3个4位二进制数的比较，并按要求作出判别，可将数A与B、A与C分别在两片74LS85器件上进行比较，并用门电路将两片比较器的输出组合成A最大、A与B和C相等、A最小3种结果，分别用Y1、Y2、Y3表示。电路如下图所示： =}0303}PQPQP=QPQ74LS85B0B3B2B1A0A3A2A11=}0303}PQPQP=QPQ74LS851C0C3C2C1&&&Y1Y2Y3题14：试分析如下图所示电路中，当A、B、C、D单独一个改变状态时是否存在竞争－冒险现象？如果存在竞争－冒险现象，那么都发生在其他变量为何种取值得情况下？&1111&&&&ABCDY解：分析电路，写出输出Y的逻辑函数表达式：YACDABDBCCD=+++画出Y的卡诺图，并按输出逻辑函数表达式标出对应的卡诺圈。如下图所示。由图可以看出，卡诺圈桥接/相切处共有8个，当输入变量跨越桥接处时，就有可能发生竞争－冒险现象。具体为：①当B＝0，C＝D＝1时，A变量的变化可能会导致竞争－冒险现象。②当A＝D＝1，C＝0时，B变量的变化可能会导致竞争－冒险现象。③当A＝0，B＝D＝1时，C变量的变化可能会导致竞争－冒险现象。④当A＝D＝0，B＝1时，C变量的变化可能会导致竞争－冒险现象。⑤当A＝B＝1，D＝0时，C变量的变化可能会导致竞争－冒险现象。⑥当A＝B＝0，C＝1时，D变量的变化可能会导致竞争－冒险现象。⑦当A＝0，B＝C＝1时，D变量的变化可能会导致竞争－冒险现象。⑧当A＝C＝1，B＝0时，D变量的变化可能会导致竞争－冒险现象。000111100001111