2009-秋-合训-数电试题Adoc---国防科学技术大学

第1页共9页国防科技大学2008-2009学年秋季学期《数字电子技术基础》考试试卷（A）卷考试形式：闭卷考试时间：150分钟满分：100分。题号一二三四五六七八总分得分评阅人注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。2、密封线左边请勿答题，密封线外不得有姓名及相关标记。得分一、判断题（共10小题，每题1分，共10分）1、2009个‘1’连续异或为1，2009个‘0’连续同或为0。（）2、已知X＋Y=X＋Z，则Y=Z。（）3、任何一个逻辑函数均可以化成最小项之积和最大项之和两种标准形式。（）4、仅由与非门构成的逻辑电路一定是组合电路。（）5、在数字电路中，晶体三极管通常都工作在放大区或截止区。（）6、触发器是能够存储1位二值信号的基本单元电路，是一种最简单的时序逻辑电路，也是构成半导体存储器的基本单元电路。（）7、时序逻辑电路必包含存储电路，而且输出必与电路状态相关。（）8、计数器是数字电路中的基本逻辑部件，其功能是记录脉冲的个数。（）9、随机存储器RAM的基本特点是可随时快速读写，断电后数据不丢失。（）10、D/A转换器的两个重要技术指标是转换精度和转换速度。（）学号：姓名：学院：年级：专业：-------------------------------------------------密－封－线------------------------------------------------------PDF文件使用pdfFactoryPro试用版本创建页得分二、填空题（共5小题，每题2分，共10分）1、已知CACBAF+++=)(，则其对偶式=*F；其反函数=F。2、按照逻辑功能的不同，触发器可以分成RS、、、T和T′等类型；与非门组成的基本RS触发器的特性方程是；T触发器的特性方程为。3、由5个完全一样的反相器首尾相连接成环形振荡器，现测得输入信号的重复频率为10MHz，则每个门的平均传输延迟时间为ns。4、RAM根据所采用的存储单元工作原理的不同，可分为存储器和存储器；为构成8K×8的RAM，需要片1024×1的RAM，并且需要有位地址译码以完成寻址操作。5、某逐次渐近型ADC某次转换VO和VI的波形如图1所示，则这次转换对应的输出状态是，若时钟频率f=100kHz，则完成这次转换所需时间为sm。图11、已知某二进制数为（10111101010.1）2，则下列转换正确的是：（1）（5724.4）8（2）（BD4.8）16（3）（1514.2）10（4）（0100100001000111.1000）余3-BCD得分三、选择题（共10小题，每小题2分，共20分）PDF文件使用pdfFactoryPro试用版本创建、下列门可实现“线与”功能？（1）TTL与门（2）TTLOC门（3）CMOS传输门（4）CMOS反相器3、下列不属于组合逻辑电路。（1）优先编码器（2）数据选择器（3）寄存器（4）比较器4、下列触发器具有“一次变化”问题：（1）同步D触发器（2）主从JK触发器（3）主从RS触发器（4）利用CMOS传输门的上边沿D触发器5、在下列器件中，不属于时序逻辑电路的是：（1）译码器（2）移位寄存器（3）计数器（4）序列信号检测器6、用4位移位寄存器构成的扭环形计数器可以得到含多少个有效状态的循环？在将该电路状态译码时会不会产生竞争——冒险？答：（1）4，会（2）16，会（3）8，不会（4）16，不会7、滞回特性是的基本特性。（1）多谐振荡器（2）施密特触发器（3）环形振荡器（4）单稳态触发器8、石英晶体多谐振荡器的输出脉冲频率取决于。（1）晶体的固有频率（2）组成振荡器的门电路的平均传输时间（3）RC参数大小（4）晶体的固有频率和RC参数大小9、双积分型A/D转换器输出状态D和下述参量无关：（1）计数器位长N（2）参考电压refV（3）输入信号Iv（4）积分器的时间常数t（RC）10、在诸多ADC方案中，转换速度最快的是：（1）并联比较型ADC（2）双积分型ADC（3）计数型ADC（4）逐次渐近型ADC得分四、分析简答题（共4小题，每小题5分，共20分）学号：姓名：学院：年级：专业：-------------------------------------------------密－封－线------------------------------------------------------PDF文件使用pdfFactoryPro试用版本创建化为最简“与或”式，其中：DCBDCBBDACBAABCDY+++=)(，给定的约束条件为:0=++CDBCBACBA2．8线－3线优先编码器74LS148接成图2所示电路，74LS148的功能表如表1所示。分析该电路功能，完成表2中0123YYYY对应状态的的填写，并说明电路实现了什么逻辑功能？0Y1Y2Y0I1I7IEIEO0I1I7I8I9I0Y1Y2Y3Y图2表10I1I2I3I4I5I6I7I2Y1Y0YEOEI表20I1I2I3I4I5I6I7I8I9I3Y2Y1Y0YPDF文件使用pdfFactoryPro试用版本创建．已知CMOSJK触发器CC4027是在CMOS上边沿D触发器CC4013的基础上引入转换电路形成的，其逻辑框图如图3(a)所示。要求：（1）导出CC4027的特征方程；（2分）（2）已知CP、J、K、DS、DR等输入波形如图(b)所示，试画出输出Q端的波形。（3分）图3（a）（b）4.已知SRAM2112（256×4）组成的扩展电路如图4所示，其中2线-4线译码器功能表如表3所示。写出该电路内存的容量及内存地址的范围。CSCS0Y2Y1B0B图4学号：姓名：学院：年级：专业：-------------------------------------------------密－封－线------------------------------------------------------1≥1≥1≥11DC1QQDSDRJKCPQQCC4013CC4027(a)DSDR表31B0B0Y1Y2Y3Y000111011011101101111110PDF文件使用pdfFactoryPro试用版本创建⊕b10ab11a+b得分五、设计一个多功能组合逻辑电路，m1、m0为功能选择输入信号，a、b为逻辑变量，F为电路的输出。当m1、m0取不同的值时，电路具有如表3所示的逻辑功能。试用八选一数据选择器74LS151和最少的门电路实现该电路。数据选择器的逻辑图如图5所示，其中选通输入0=S时，电路正常工作。（共10分）S图5PDF文件使用pdfFactoryPro试用版本创建学号：姓名：学院：年级：专业：-------------------------------------------------密－封－线-------------------------------------得分六、分析图6所示同步时序逻辑电路的功能，写出完整的分析过程（可不画时序图）。（共10分）PDF文件使用pdfFactoryPro试用版本创建得分七、试用两片74LS161实现按8421-BCD码编码的同步六十七进制加法计数器，画出相应的接线图。74LS161的片脚图及功能表如图7和表4所示。（共10分）得分八、分析如图8所示的综合逻辑电路，其中：74LS160为同步十进制加法计数器，其功能表与74LS161相同（见题七）；74LS138为3线-8线译码器，其功能表如表5所示。要求：（共3小题，共10分）（1）分析左边虚框内所示电路的工作原理，计算时钟CP信号的周期T及占空比q；（3分）（2）画出74LS160的状态转换图；（3分）（3）画出8个CP周期下P0~P7端的输出波形。（4分）LDDR图7PDF文件使用pdfFactoryPro试用版本创建学号：姓名：学院：年级：专业：-------------------------------------------------密－封－线-------------------------------------PDF文件使用pdfFactoryPro试用版本创建