数字电子技术基础-复习题(带答案)

《数字电子技术基础》复试习题库汇总2/41考研专业课研发中心数字电子技术基础复习试卷一一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是[]①20②22③21④232.三变量函数()BCACBAF+=,,的最小项表示中不含下列哪项[]①m2②m5③m3④m73.一片64k×8存储容量的只读存储器（ROM），有[]①64条地址线和8条数据线②64条地址线和16条数据线③16条地址线和8条数据线④16条地址线和16条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是[]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④两种状态都没有输出电阻5.以下各种ADC中，转换速度最慢的是[]①并联比较型②逐次逼进型③双积分型④以上各型速度相同6.关于PAL器件与或阵列说法正确的是[]①只有与阵列可编程②都是可编程的③只有或阵列可编程④都是不可编程的7.当三态门输出高阻状态时，输出电阻为[]①无穷大②约100欧姆③无穷小④约10欧姆8.通常DAC中的输出端运算放大器作用是[]①倒相②放大③积分④求和9.16个触发器构成计数器，该计数器可能的最大计数模值是[]①16②32③162④21610.一个64选1的数据选择器有（）个选择控制信号输入端。[]①6②16③32④64二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）3/41考研专业课研发中心1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,mdcbaF∑=，那么用最小项标准表示=∗F，以及=F，使用最大项标准表示=F，以及=F。2．具有典型实用意义的可编程逻辑器件包括，，，。3．为了构成4K×16bit的RAM，需要块1K×8bit的RAM，地址线的高位作为地址译码的输入，地址译码使用的是译码器。4．在AD的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为Δ，如果使用舍去小数法，最大量化误差为Δ。5．如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为。三、简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式：()ABCBCACABBCAB++=+2．给出J-K触发器的特征方程，状态转移真值表，状态转移图。四、分析题（25分）1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F的最简与或形式的表达式。（9分）表4.1CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻2.如图4.2电路由CMOS传输门构成。试写出输出端的逻辑表达式。（8分）A0A1A2D0D1D2D3D4D5D6D7INHDISYCC4512CBA10F图4.1D4/41考研专业课研发中心A&1VDD100K图4.2F1A&1VDD100KF2B&1TGTGTG3．试分析图4.3所示时序电路。（8分）(1)该电路是同步的还是异步的？(2)列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题（30分）1．设计一个PLA形式的全减器。设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为CO。完成对PLA逻辑阵列图的编程。（10分）ABCDCO或阵列或阵列图5.1PLA逻辑阵列图2．试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500Hz，占空比等于60％，积分电容等于1000pF。（10分）（1）画出电路连接图；（2）画出工作波形图；（3）计算R1、R2的取值。3．用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。74161的功能表如下，可以附加必要的门电路（10分）74161功能表输入输出RDLDETEPCPD0D1D2D3Q0Q1Q2Q35/41考研专业课研发中心D0D3D2D1COLDRDQ0Q3Q2Q1EPCPET74161图5.20××××××××000010××↑d0d1d2d3d0d1d2d31111↑××××计数110××××××保持,CO=01110×××××保持6/41考研专业课研发中心试卷一参考答案一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.②2.①3.③4.①5.③6.①7.①8.④9.④10.①二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）1．∑m(2,4,6,7,9,11,12,13,15)∑m(1,5,7,10,12,14,15)∏M(1,5,7,10,12,14,15)∏M(0,2,3,4,6,8,9,11,13)2．PLA,PAL,GAL,CPLD等3．8，2，2-44．±21，+15．T=J=K，D=J=K五、简答题（每小题5分，共10分）1．证：右=)CA(B)CCA(B)AA(BCCAB+=+=++左=)CA(BBCAB+=+=右，证毕！2．特征方程：nn1nQKQJQ+=+（1分）状态转移真值表：（2分）状态转移图：（2分）0001J=1，K=×J=×，K=1J=×K=0J=0K=×四、分析题（25分）1．（9分）JK1nQ+00nQ01010111nQ7/41考研专业课研发中心解：根据数据选择器的工作原理，由图可得：分）分）4(DCCBCA5(1CAB1CBA1CBADCBAF++=•+•+•+•=2．（8分）解：F1=A（4分）F2=AB（4分）3．（8分）解：（1）是异步的。（2分）（2）由图可得电路得状态方程为：（6分）↓•=↓•=↑•=+++2n31n31n21n2n11n1QQQQQQCPQQ由状态方程可得状态转移表如下：由状态转移表可画出状态转移图：000Q3Q2Q1001010011111110101100功能：8进制计数器。五、设计题（30分）1．（10分）解：由题意可得真值表为：（3分）CP3Q2Q1Q000010012010301141005101611071118/41考研专业课研发中心卡诺图为：（3分）001010101000111101ABCD001110100000111101ABCCO编程图为：（4分）ABCDCO或阵列或阵列图5.1PLA逻辑阵列图2．（10分）解：（1）电路连接图如下：（4分）ABCDCO00000001110101101101100101010011000111119/41考研专业课研发中心V’OVI1VI2555VCOVOVCCR23516784VCC0.01μFR2R1CVo（2）电路工作波形图如下：（3分）CCV32CCV31t0Vct0Votw1tw2（3）tw1=0.7(R1+R2)C（3分）tw2=0.7R2C由题意：500/1CR7.0)RR(7.0221=++6.0R2RRRCR7.0C)RR(7.0C)RR(7.0212122121=++=+++解得：R2=2R1R1=571.4Kω,则R2=1142.9Kω3．（10分）解：设计电路如下图：10/41考研专业课研发中心D0D3D2D1COLDRDQ0Q3Q2Q1EPCPET7416100101ClkC1≥111/41考研专业课研发中心数字电子技术基础复习试卷二一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（3.5）10转换成二进制数是[]①11.11②10.11③10.01④11.102.函数()BAAF⊕=的结果是[]①AB②BA③BA④BA3.一片2k×16存储容量的只读存储器（ROM），有[]个字节①2000②4000③2048④40964.下列关于TTL与非门的输出电阻描述中，正确的是[]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④两种状态都没有输出电阻5.在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是[]①abcd②bcda③cbad④badc6.第一种具有实用意义的可编程器件是[]①PAL②GAL③CPLD④FPGA7.可以直接现与的器件是[]①OC门②I2L门③ECL门④TTL门8.一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为[]①1：3②1：4③1：5④1：69.一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为[]①4②5③6④710.芯片74LS04中，LS表示[]①高速COMS②低功耗肖特基③低速肖特基④低密度高速二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）12/41考研专业课研发中心1.如图1所示电路，有2REF1REFVV。当输入电压1REFIVv时，输出电压为，当输入电压2REFIVv〈时，输出电压为。图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为个周期。3．4位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为。4．D触发器的状态方程为；如果用D触发器来实现T触发器功能，则T、D间的关系为；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为。5．为了构成8K×32bit的RAM，需要块2K×8bit的RAM，地址线的高位作为地址译码的输入。6.PAL由阵列，阵列和单元构成，其中，阵列是可编程的。7.要构成17进制计数器最少需要个触发器。8．由555定时器构成的单稳触发器，输出脉宽TW≈。三、分析题（共30分）1.已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD码（0123AAAA），为了使数码管显示出相应输入，则给出译码器7段输出（abcdefg）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。（7分）图22.通过时序图分析如图3电路的功能，已知输入是周期方波。（7分）图3A0A1A2A3abcdefg译码器13/41考研专业课研发中心3.分析图4所示时序电路。（8分）(1)该电路是同步的还是异步的？(2)列出驱动方程，状态方程，输出方程，状态转移表和画出状态转移图。图44.给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。（8分）图5四、设计题（每题10分，共20分）1.利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，CO为借位输出）2．设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2一致时，输出才为1，其余情况输出为0。14/41考研专业课研发中心试卷二参考答案一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.④2.③3.④4.③5.④6.①7.①8.②9.②10.②二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）1、VI，VREF22、1个3、-6.25V4、DQ1n=+,nnQTQTD+=,nnQKQJD+=5、16，26、与，或，输出反馈，或7、58、1.1RC三、分析题（共30分）1、解：列出真值表：数字abcdefg01111110111000002110110131111001401100115101101160011111711100008111111191110011阵列图15/41考研专业课研发中心2、解：电路功能是对时钟四分频，其时序图为3、解：（1）电路是异步电路（2）驱动方程======1K1J1KQQJ1KQJ332n3n121n21状态方程