第七章 系统集成电路(片上系统)SoC设计

1第七章系统集成电路（片上系统）SoC设计2一、序二、SoC的关键技术三、SoC设计思想与设计流程四、IP核复用技术与IP核设计标准化五、片上总线六、SoC的可测试性设计本章课程安排3一、序二、SoC的关键技术三、SoC设计思想与设计流程四、IP核复用技术与IP核设计标准化五、片上总线六、SoC的可测试性设计本章课程安排41.IC设计方法的演变2.SoC概述3.SoC设计面临的新挑战4.SoC设计对IP的挑战5.SoC设计的标准化本节内容安排一、序5以设计一块1千万门/1GHz工作速度芯片为例:按每名IC设计工程师100门/天的设计产能，针对满足芯片功能和时序要求来进行此款芯片设计，将需要约400人/年的工作量。1.120世纪70年代，IC基于器件级而设计。a.人工为主，在数据处理和图形编辑方面采用计算机辅助设计。b.设计与工艺不可分割。1.220世纪80年代，IC基于单元库而设计。a.EDA出现，PCB设计方法的引入，形成了库的概念、工艺模拟参数及其时序仿真概念。b.涉及与工艺分离的设计环境。1．IC设计方法的演变一、序61.320世纪90年代，IC基于IP核而设计。a.设计进入功能级的抽象化阶段，即可复用以前经过验证，并有一定功能的设计资源（IPIntellectualProperty）。b.IP核成为市场化的商品，全球有1000多家IP核提供公司。c.形成基于IP核的SoC设计思想。1.421世纪头20年内，IC基于IP模块及其复用平台而设计。a.上亿门的集成电路基于IP来完成。b.形成基于设计平台的SoC设计思想。可应市地衍生出一系列不同功能的IC产品（基于IP复用的系统级不同应用）。同一系列的产品升级更为方便（基于软硬件协同设计的结构）。同IP行业、EDA行业以及芯片制造和封装测试的关系越来越密切。一、序72.1SoC概念在单一硅芯片上实现一个系统所具有的信号采集、转换、存储、处理和输入/输出（I/O）等功能的电路。2．SoC概述一、序82.2SoC的集成趋势a.可以将功能逻辑、SRAM、Flash、E-DRAM、CMOSRF、FPGA、FRAM、MEMS等集成到SoC中；b.还可以将化学传感器、光电器件和生物传感器等集成到SoC中。SoC技术在标准CMOS工艺下的集成趋势一、序92.3与传统IC设计技术与方法相比，SoC具有的优势：a.设计规模扩大至数百万门~上亿门，可以实现更为复杂的系统。b.基于IP核复用的设计技术，大大降低了设计的成本和缩短了产品的设计周期。c.多采用深亚微米（VeryDeepSubmicro,VDSM）工艺技术，可以满足更小尺寸的设计要求和降低整个芯片的功耗。d.由于SoC设计面向整个系统，不仅使实际系统产品的设计成功率大大提高，更使实际系统产品的可靠性大大提高。e.设计中基本元器件提升为可复用的IP核。f.采用先进的硬件、软件并行设计方法。一、序103.1SoC设计方法的发展，大大降低了SoC的设计成本。3．SoC设计面临的新挑战设计方法的改进对SoCPE（PowerEfficient）设计总成本的影响一、序113.2SoC设计面临的新挑战a.在深亚微米工艺下，器件互连线的延迟与线间信号的干扰必须加以重点考虑。b.测试难度与测试成本的快速提高已成为一个阻碍SoC技术发展的瓶颈问题。c.相对较大的功耗给SoC的封装与可靠性均带来致命的问题。SoC设计技术的发展趋势及面临的挑战一、序124.SoC设计对IP的挑战-SoC需求量和市场的迅速扩大，使IP的使用率大大提高。In2003,50%ofSoCmainlyconstructedbyIPsIn2005,80%ofSoCmainlyconstructedbyIPs-不断增加的设计密度/功能与极短的应市要求间矛盾日益突出，同时对IP的易用性和通用性提出了更高的要求。*规范化和标准化IP设计*完善IP的可复用性一、序13-随着SoC设计的中心向用户端转移、IP核的广泛使用和大量新颖EDA工具的出现，有相应企业内部确定的标准、已经不能适应SoC设计的需要，甚至阻碍了SoC技术的进一步发展。-由于大量来自不同企业已验证设计资源在不同SoC设计过程中的再利用，迫切需要SoC标准化的发展。-对于公共通信原理、公共设计格式和设计质量保证等，迫切要求SoC标准化的确定。5.SoC设计的标准化随着SoC技术的发展设计标准化工作日益重要一、序145.1IP核的标准化组织名称所在国家和地区成立时间VSIA美国1996D&R法国1997VCX英国1998IPTC日本2000TaiwanSoCConsortium中国台湾2000SIPAC韩国2001OCP-IP美国2001b.相关国际IP核标准化组织a.IP核标准化工作主要是：接口的标准化或针对标准化片上总线的接口标准化c.中国IP核标准化工作组于2002年成立，并采用VSIA（VirtualSocketInterfaceAlliance）标准中有普遍应用价值部分作为我国第一批IP核标准，以求国际先进IP核标准技术接轨。一、序155.2片上总线的标准化a.随着IP核厂商的增多，SoC设计面临集成不同开发方法/设计的难度大大增加。b.由于SoC在单一芯片中会集成多个总线结构和IP核，迫切需要单一的公共片上总线结构，以保证各个IP核和通信协议的连接。c.VSIA的片上总线虚拟组件接口（OCIVCI）标准推进了片上总线的标准化进程。有高级VCI、基本VCI和外围VCI三个层次；定义了一个通用的基于时钟周期的地址映射点到点接口；提供了一组逻辑信号与一个灵活的可扩展协议，在两个端点间传递信息。一、序165.3EDA工具接口的标准化a.为了确保时序吻合且功能正确的设计进行，将EDA工具应用与设计数据的表示分隔开来是很重要的。b.OLA由两个开放式标准组成：一个是先进库格式（AdvancedLibraryFormat,ALF），它是一个OVI（OpenVerilogInternational）标准，是ASCII格式，以层次化的格式提供库数据的组织。一个是时延计算语言（DelayComputationLanguage,DCL）及其过程接口（DCL-PI）。它是一个IEEE标准。ALF和DCL相互补充，ALF缺少过程接口和计算能力，但能很好地表示IC特征，而DCL不能描述IC功能和一般属性，但含有过程接口和计算功能。c.遵循OLA，API接口的任何EDA工具厂商，都可以访问主要SoC供应商的库描述。一、序171.什么是SoC（片上系统、系统集成电路）？2.简述IC设计方法的演变过程。3.简述SoC设计中面临的新挑战。4.简述SoC设计的标准化问题。5.什么是IP核？试说明IP核的分类和各自的特点。思考题18一、序二、SoC的关键技术三、SoC设计思想与设计流程四、IP核复用技术与IP核设计标准化五、片上总线六、SoC的可测试性设计本章课程安排191.IP核复用设计2.软/硬件协同设计3.SoC测试和可测性设计4.互连效应5.物理综合6.低功耗设计二、SoC的关键技术本节内容安排201．IP核复用设计1.1何谓IP——已经验证过的各种超级宏单元模块电路。-IntellectualProperty-VirtualComponent1.2IP按单元规模分类a.单元模块（Cell）：标准门级电路。b.宏模块（MicroCell）：具有一定逻辑运算处理功能的功能级电路，如计数器。c.巨宏模块（MegaCell）：具有一定系统级功能的电路。d.芯片核（ChipCell）：具有普遍应用价值、标准规范的通用功能级电路组成。二、SoC的关键技术211.3IP按形态分类a.软核（SoftIP）：用HDL描述的可综合RTL级代码。使用灵活性强，但预见性差。b.固核（FirmIP）：与工艺有关的门级网表Netlist。使用灵活性中等，预见性中等。c.硬核（HardIP）：以掩模图案提供的IP核GDSII文件。使用灵活性差，但预见性好。SoftIPFirmIPHardIPRe-usabilityPortabilityFlexibilityHighpredictability,performance,shortSoCtime-to-market,highercostandeffortbytheIPvendor二、SoC的关键技术22a.由于构建一个SoC的过程是相当复杂的，选用何种IP核才能胜任系统性能、功能等各方面的要求。往往要到设计过程的后期才能得出答案。b.由于SoC的复杂性很高，较难达到完全的时序吻合。c.大量IP核的组合，使SoC设计阶段的系统验证成为一个瓶颈。SoC设计的最大挑战之一是IP核的有效使用和复用。SoC设计的最大挑战之一是IP核的有效使用和复用。1.4随着SoC复杂性的提高和设计时间要求的进一步缩短、IP核越来越多，给IP核复用带来了较多的问题。标准化IP核设计是IP核可复用的有力保障二、SoC的关键技术232．软/硬件协同设计2.1SoC设计集成了复杂的系统，其包含各种软件与硬件。a.在传统设计方法中，硬件与软件的设计是分开进行。通常软件是在相对完善的硬件平台上进行调试、完善的。b.SoC中的软件设计调试如果是在硬件芯片投片完成后进行，则极有可能迫使硬件再修改与重投片。这将大大提高设计成本，并严重影响芯片上市时间。2.2SoC设计中，必须使用软/硬件协同设计。a.建立一个使用多种设计语言的混合环境，或创建一种跨越软件与硬件的新设计语言（SystemC）。b.EDA工具厂商开发出能够适用软/硬件混合设计与验证的新工具。（美国Cadence公司的虚拟器件协同设计环境）二、SoC的关键技术242.3SoC软/硬件协同设计包含的基本工作内容：a.系统任务的描述和软/硬件划分。b.软/硬件协同综合。c.软/硬件协同验证。d.与系统设计相关的低压和低功耗设计。e.与系统设计相关的可测性设计。SoC软/硬件协同设计目的是为硬件和软件的协同描述、综合、模拟和验证建立与提供一种集成环境。二、SoC的关键技术252.4SoC软/硬件协同设计过程a.协同综合是从软/硬件统一的行为描述开始，构造包含软件和硬件的实现结构描述的设计转换过程。包含处理器分配、任务指派和任务调度三个设计步骤。b.协同验证是指验证由相互交互的软件和硬件组成的系统。分为高层次模拟、低层次模拟和混合高层次模拟三种情况。二、SoC的关键技术262.5SoC软/硬件协同验证工作一般要花费设计周期50%以上的时间。在验证工作进行期间，须遵循以下原则：a.采用统一的验证环境。在不同的设计层次采用同一个测试平台，从而降低验证的复杂度。b.严格遵守自底向上验证步骤。通常设计越小，就越易发现设计中错误，调试工作就越简单。c.从多个角度实施验证。不仅要采用传统的动态验证技术进行验证，还要利用新颖的静态验证技术进行验证。SoC协同验证环境的基本元件二、SoC的关键技术273．SoC测试和可测性设计3.1SoC设计对测试提出了新挑战，SoC的芯片测试开销已占据其产品成本一半以上。a.随着电路设计复杂度增加，原本不易的测试问题，更显严峻。b.不能使用测试独立IP核的方法来处理由IP核集成后的SoC。3.2SoC的测试目标a.对内嵌IP核的测试，以保证每个IP核正确无误。b.对用户自定义逻辑电路的测试。c.对内嵌IP核核间连接部分的测试。d.对SoC芯片原始输入输出信号引脚的测试。二、SoC的关键技术283.3需要使用结构化和系统化的可测性设计(DFT)方法，将测试方法融入SoC设计中。a.早期的SoCDFT方法：Fscan-Bscan法：IP级用全局扫描法，系统级用边界扫描法提高故障覆盖率，但面积和延迟开销大，测试耗时长。Fscan-Tbus法：IP级用全局扫描法；系统级在主要输入输出端之间加一条测试总线，用多个多路切换器控制功能单元与系统的连接，实现系统级测试。面积、延迟开销和测试时间得到控制，但故障覆盖率下降。b.由YervantZorian领导的I