金融营销复习类容

1.写出下列常用电子工程术语的中文名称：a)PCB:b)SMT:c)FPGA:d)CPLD:e)ASIC:f)DSP:g)SRAM:h)WDT:i)CMRR:j)PWM:2.硬件电路设置看门狗定时器的目的是：___________________________3.中断向量表中存储的内容是：___________________________________4.中断服务程序的开头一般进行的操作是：_________________________中断服务程序结束前一般进行的操作是：_________________________5.列举你知道的几种电容：比如铝电解电容、、、、6.74L373被称为透明锁存器，“透明”一词的含义是指：_____________7.Flash存储器的写寿命大约在______万次左右。8.C语言中，do{}while()和while(){......}语法的区别是：________9.C语言中，如果申明charp[3][]={Basic,Fortran,Pascal};则p[2][2]=____________10.C语言中，全局变量、Static局部变量和非Static局部变量的存储空间占用是有区别的，前两者在普通数据存储区中生成，而非Static局部变量在__________________________中生成。问题补充：这是一份题，为了追求给回答者的一个完整的印象，所以都写下来了。大家互相学习嘛！看门狗定时器：为了程序安全性（即有时候又问题怕陷入死循环）定时检查出现问题自动复位！.中断向量表中存储的内容是：就51来多里面只有2个字节吧存储不了多少东西所以应该是一个LJMP指令吧跳到中断处理程序！.中断服务程序的开头一般进行的操作是：保护一般不该改变的变量一般都压栈保护！6.74L373被称为透明锁存器，“透明”一词的含义是指：才疏学浅没听说过！7.Flash存储器的写寿命大约在____好像是1百__万次左右。吧没考虑过C语言中，do{}while()和while(){......}语法的区别是：________一个是先执行在判但一个是先判断在循环9.C语言中，如果申明charp[3][]={Basic,Fortran,Pascal};则p[2][2]=______0吧一个ASCLL占一个字节吧______.C语言中，全局变量、Static局部变量和非Static局部变量的存储空间静态变量一般只在局部函数域中存在，但当程序执行离开此作用域时，其值并不丢失不知道空间是什么汉王笔试下面是一些基本的数字电路知识问题，请简要回答之。a)什么是Setup和Holdup时间？b)什么是竞争与冒险现象？怎样判断？如何消除？c)请画出用D触发器实现2倍分频的逻辑电路？d)什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？e)什么是同步逻辑和异步逻辑？f)请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。g)你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？2、可编程逻辑器件在现代电子设计中越来越重要，请问：a)你所知道的可编程逻辑器件有哪些？b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？飞利浦－大唐笔试归来1，用逻辑们和cmos电路实现ab+cd2.用一个二选一mux和一个inv实现异或3.给了reg的setup,hold时间，求中间组合逻辑的delay范围。Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时holdtime不够，数据同样不能被打入触发器。4.如何解决亚稳态5.用verilog/vhdl写一个fifo控制器6.用verilog/vddl检测stream中的特定字符串2，信威dsp软件面试题～1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）3）说说你对循环寻址和位反序寻址的理解4）请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5扬智电子笔试第一题：用mos管搭出一个二输入与非门。第二题：集成电路前段设计流程，写出相关的工具。第三题：名词IRQ,BIOS,USB,VHDL,SDR第四题：unix命令cp-r,rm,uname第五题：用波形表示D触发器的功能第六题：写异步D触发器的verilogmodule第七题：WhatisPCChipset?第八题：用传输门和倒向器搭一个边沿触发器第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。华为面题(硬件)全都是几本模电数电信号单片机题目1.用与非门等设计全加法器2.给出两个门电路让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系5.信号与系统:和4题差不多6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....)7.串行通信与同步通信异同,特点,比较8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)9.延时问题,判错10.史密斯特电路,求回差电压11.VCO是什么,什么参数(压控振荡器?)12.用D触发器做个二分颦的电路.又问什么是状态图13.什么耐奎斯特定律,怎么由模拟信号转为数字信号14.用D触发器做个4进制的计数15.那种排序方法最快?一、研发（软件）用C语言写一个递归算法求N！；给一个C的函数，关于字符串和数组，找出错误；防火墙是怎么实现的？你对哪方面编程熟悉？新太硬件面题接着就是专业题目啦（1）d触发器和d锁存器的区别（2）有源滤波器和无源滤波器的原理及区别（3）sram，falshmemory，及dram的区别？（4）iir，fir滤波器的异同（5）冒泡排序的原理（6）操作系统的功能（7）学过的计算机语言及开发的系统（8）拉氏变换和傅立叶变换的表达式及联系。各大公司的硬件笔试题f)画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？3Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时holdtime不够，数据同样不能被打入触发器。6.用verilog/vhdl检测stream中的特定字符串1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）3）说说你对循环寻址和位反序寻址的理解4）请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5第一题：用mos管搭出一个二输入与非门。第二题：集成电路前段设计流程，写出相关的工具。第四题：unix命令cp-r,rm,uname第五题：用波形表示D触发器的功能第八题：用传输门和倒向器搭一个边沿触发器第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。全都是几本模电数电信号单片机题目1.用与非门等设计全加法器4.信号与系统:在时域与频域关系6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期...)7.串行通信与同步通信异同,特点,比较8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)9.延时问题,判错10.史密斯特电路,求回差电压11.VCO是什么,什么参数(压控振荡器?)12.用D触发器做个二分颦的电路.什么是状态图13什么耐奎斯特定律,怎么由模拟信号转为数字信号15.那种排序方法最快?新太硬件面题（1）d触发器和d锁存器的区别（2）有源滤波器和无源滤波器的原理及区别（3）sram，falshmemory，及dram的区别？（4）iir，fir滤波器的异同（5）冒泡排序的原理（6）操作系统的功能（7）学过的计算机语言及开发的系统（8）拉氏变换和傅立叶变换的表达式及联系。分析设计1.波形变换题目从正弦波-方波-锯齿波-方波,设计电路2.74161计数器组成计数电路,分析几进制的4.判断MCS-51单片机的指令正确还是错误,并指出错误原因(1)MULR0,R1(2)MOVA,@R7(3)MOVA,#3000H(4)MOVC@ADPTR,A(5)LJMP#1000H()5.MCS-51单片机中,采用12Mhz时钟,定时器T0采用模式1(16位计数器),请问在下面程序中,p1.0的输出频率MOVTMOD,#01HSETBTR0bbs.chinahrlab.comLOOP:MOVTH0,#0B1HMOVTL0,#0E0HLOOP1:JNBTF0,LOOP1CLRTR0CPLP1.0SJMPLOOP1、同步电路和异步电路的区别是什么？（仕兰微电子）异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间，待下面介绍。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而IntelPentium4处理器设计，也开始采用异步电路设计。异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。3、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）7、解释setup和holdtimevi